Logiikkatasot kmop. Digitaaliset logiikkasirut on valmistettu täydentävillä mosfeed-transistoreilla (cmop-siruilla). Minimoi järjestelmän tehohäviön

JOHDANTO

Puhutaanpa ihanteellisen logiikkasirujen perheen ominaisuuksista. Niissä ei saa haihduttaa tehoa, niillä ei saa olla etenemisviivettä, säädettävät signaalin nousu- ja laskuajat ja niiden kohinansieto vastaa 50 % lähtösignaalin heilahtelusta.

Nykyaikaisten CMOS-sirujen (complementary MOS) parametrit lähestyvät näitä ihanteellisia ominaisuuksia.

Ensinnäkin CMOS-sirut haihduttavat alhaisen tehon. Tyypillinen staattinen tehohäviö on luokkaa 10 nV venttiiliä kohti, mikä syntyy vuotovirroista. Aktiivinen (tai dynaaminen) tehohäviö riippuu syöttöjännitteestä, taajuudesta, lähtökuormasta ja tulon nousuajasta, mutta sen tyypillinen arvo yksittäiselle portille taajuudella 1 MHz ja 50 pF kuormalla ei ylitä 10 mW.

Toiseksi signaalin etenemisviive CMOS-porteissa, vaikka se ei ole nolla, on melko pieni. Tehonsyöttöjännitteestä riippuen signaalin etenemisviive tyypilliselle elementille on 25-50 ns.

Kolmanneksi nousu- ja laskuajat ovat ohjattuja ja edustavat lineaarisia eikä askelfunktioita. Tyypillisesti nousu- ja laskuajat ovat 20-40 % suuria arvoja kuin signaalin etenemisviive.

Lopuksi tyypillinen kohinansietoarvo lähestyy 50 % ja on noin 45 % lähtösignaalin amplitudista.

Aika monta muutakin tärkeä tekijä Yksi CMOS-sirujen eduista on niiden alhaiset kustannukset, varsinkin kun niitä käytetään kannettavissa laitteissa, jotka toimivat pienitehoisilla paristoilla.

CMOS-siruille rakennettujen järjestelmien virtalähteet voivat olla vähätehoisia ja sen seurauksena edullisia. Pienen virrankulutuksen ansiosta tehoosajärjestelmä voi olla yksinkertaisempi ja siten halvempi. Pattereille ja tuulettimille ei ole tarvetta alhaisen tehohäviön vuoksi. Jatkuva teknologisten prosessien parantaminen sekä tuotantomäärien kasvu ja valmistettujen CMOS-mikropiirien valikoiman laajentaminen johtavat niiden kustannusten alenemiseen.

CMOS-logiikkasiruja on monia sarjoja. Ensimmäinen niistä oli K176-sarja, sitten K561 (CD4000AN) ja KR1561 (CD4000BN), mutta toiminnalliset sarjat saivat suurimman kehityksen sarjoissa KR1554 (74ACxx), KR1564 (74HCxx) ja KR1594 (74ACTxx).

KR1554-, KR1564- ja KR1594-sarjojen nykyaikaisten CMOS-mikropiirien toiminnalliset sarjat sisältävät TTLSH-sarjan KR1533 (74ALS) ja K555 (74LS) mikropiirien täystoimintoiset vastineet, jotka ovat täysin yhtenevät sekä suoritetuissa toiminnoissa että pinoutissa. Nykyaikaiset CMOS-mikropiirit, prototyyppeihinsä, K176- ja K561-sarjoihin verrattuna, kuluttavat huomattavasti vähemmän dynaamista tehoa ja ovat monta kertaa nopeampia suorituskyvyltään.

Piiriratkaisujen yksinkertaistamiseksi on kehitetty CMOS-sarjoja tulokynnysjännitteillä TTL-tasoilla (KR1594 ja jotkut muut) ja CMOS-tasoilla (KR1554, KR1564 ja jotkut muut). Yleiskäyttöisten mikropiirien käyttölämpötila-alue on -40-+85C ja -55-+125C - erityinen sovellus. Taulukossa Kuva 1 esittää CMOS- ja TTLSH-mikropiirien tulo- ja lähtöominaisuuksien vertailua.

Taulukko 1. CMOS- ja TTL-piirien sähköisten parametrien vertailu

TEKNOLOGIA	CMOS PCC-portilla	Parantunut CMOS PCC-portilla	CMOS metalliportilla	Vakio	Vähän kuluttava TTLSH	Parannettu pienitehoinen TTLSh	Nopea toiminta TTLSH


Tehonhäviö per portti (mW)
Staattinen
100 kHz:llä
Levitysviiveaika (ns) (CL = 15 pF)
Enimmäismäärä kellotaajuus (MHz) (CL = 15 pF)
Pienin lähtövirta (mA)
Vakiolähdöt

Ulostulon fanout-suhde (kuormitus K555-tuloa kohti)
Vakiolähdöt
Lähdöt suuremmalla kuormituskyvyllä
Enimmäismäärä tulovirta, IIL (mA) (VI = 0,4 V)

CMOS-PIIRIEN OMINAISUUDET

Tämän osion tarkoituksena on tarjota järjestelmän kehittäjälle tarvittavat tiedot kuinka CMOS-rakenteen digitaaliset mikropiirit toimivat ja käyttäytyvät altistuessaan erilaisille ohjaussignaaleille. CMOS-mikropiirien suunnittelusta ja tuotantotekniikasta on kirjoitettu melko paljon, joten tässä tarkastellaan vain tämän perheen mikropiirien piirisuunnittelun ominaisuuksia.

CMOS-peruspiiri on kuvan 1 mukainen invertteri. 1. Se koostuu kahdesta kenttätransistorit, toimii rikastustilassa: P-tyypin kanavalla (ylempi) ja N-tyypin kanavalla (alempi). Virtanastat on merkitty seuraavasti: VDD tai VCC positiiviselle nastalle ja VSS tai GND negatiiviselle nastalle. Nimet VDD ja VCC on lainattu tavanomaisista MOS-piireistä ja symboloivat transistorien lähde- ja nieluvirtalähteitä. Ne eivät koske suoraan CMOS-piirejä, koska virtanastat ovat molempien lähteitä komplementaariset transistorit. Nimitykset VSS tai GND on lainattu TTL-piireistä, ja tämä terminologia säilyy CMOS-siruille. Seuraavaksi ilmoitetaan nimitykset VCC ja GND.

CMOS-järjestelmän logiikkatasot ovat VCC (looginen "1") ja GND (looginen "0"). Koska "on" MOSFETissä kulkeva virta ei aiheuta käytännössä minkäänlaista jännitehäviötä sen yli ja koska CMOS-portin tuloresistanssi on erittäin korkea (MOSFETin tuloominaisuus on pääasiassa kapasitiivinen ja näyttää samanlaiselta kuin 1012 ohmin MOSFET , jota ohjaa 5 pF kondensaattori), CMOS-järjestelmän logiikkatasot ovat melkein yhtä suuret kuin virtalähteen jännite.

Katsotaan nyt MOSFETien ominaiskäyriä saadaksesi käsityksen siitä, kuinka nousu- ja laskuajat, etenemisviiveet ja tehohäviö muuttuvat virtalähteen jännitteen ja kuormakapasitanssin muuttuessa.

Kuvassa Kuvassa 2 on esitetty rikastustilassa toimivien N- ja P-kanavaisten kenttätransistorien ominaiskäyrät.

Näistä ominaisuuksista seuraa luku tärkeitä johtopäätöksiä. Tarkastellaan N-kanavaisen transistorin käyrää, jonka hilalähdejännite on yhtä suuri kuin VGS = 15 V. On huomattava, että vakioohjausjännitteellä VGS transistori toimii virtalähteenä VDS-arvoille (Drain- Lähdejännite) suurempi kuin VGS-VT (VT on MOSFETin kynnysjännite). Jos VDS-arvo on pienempi kuin VGS-VT, transistori käyttäytyy olennaisesti kuin vastus.

On myös huomattava, että pienemmillä VGS-arvoilla käyrät ovat samanlaisia, paitsi että IDS-arvo on paljon pienempi ja itse asiassa IDS kasvaa VGS:n neliön mukana. P-kanavatransistorilla on lähes identtiset, mutta toisiaan täydentävät (täydentävät) ominaisuudet.

Käytettäessä kapasitiivista kuormaa CMOS-elementeillä, kuormaan kohdistetun jännitteen alkumuutos on lineaarinen, johtuen alkuosan "virta"-ominaisuudesta, joka saadaan pyöristämällä vallitseva resistiivinen ominaisuus, kun VDS-arvo poikkeaa. vähän nollasta. Suhteessa kuvassa näkyvään yksinkertaisimpaan CMOS-invertteriin. 1, kun VDS-jännite laskee nollaan, ulostulojännite VOUT pyrkii käyttämään VCC:tä tai GND:tä riippuen siitä, onko transistori P- vai N-kanavainen.

Jos VCC:tä ja siten VGS:tä lisätään, invertterin on kehitettävä suurempi jänniteamplitudi kondensaattorin yli. Kuitenkin samalla jännitelisäyksellä IDS:n kuormituskyky kasvaa jyrkästi VGS:n neliönä ja siten kuvan 1 mukaiset nousuajat ja etenemisviiveet. 3, vähennys.

Siten voidaan nähdä, että tietyllä mallilla ja siten kiinteällä kuormakapasitanssin arvolla tehonsyöttöjännitteen lisääminen lisää järjestelmän suorituskykyä. VCC:n lisääminen lisää suorituskykyä, mutta myös tehonhäviötä. Tämä on totta kahdesta syystä. Ensinnäkin tuote CV2f ja siten teho kasvavat. Tämä on teho, joka hajoaa CMOS-piirissä tai missä tahansa vastaavassa piirissä edellä mainitusta syystä, kun käytetään kapasitiivista kuormaa.

Määritetyillä kuormakapasitanssin ja kytkentätaajuuden arvoilla tehohäviö kasvaa suhteessa kuorman ylittävän jännitehäviön neliöön.

Toinen syy on se, että VI-tuote tai CMOS-piirissä hajotettu teho kasvaa, kun virtalähdejännite VCC kasvaa (jos VCC>2VT). Joka kerta kun piiri vaihtaa tilasta toiseen, VCC:stä GND:hen kulkee hetkellinen läpivirtaus kahden samanaikaisesti avoimen lähtötransistorin kautta.

Koska transistoreiden kynnysjännitteet eivät muutu VCC:n kasvaessa, tulojännitealue, jolla ylempi ja alempi transistori ovat samanaikaisesti johtavassa tilassa, kasvaa VCC:n kasvaessa. Samaan aikaan suurempi VCC-arvo antaa suurempia arvoja ohjausjännitteille VGS, mikä johtaa myös JDS-virtojen kasvuun. Tästä johtuen, jos tulosignaalin nousuaika olisi nolla, ei olisi läpivirtaa lähtötransistorien kautta VCC:stä GND:hen. Nämä virrat syntyvät, koska tulosignaalin reunoilla on äärellisen pienet nousu- ja laskuajat, ja siksi tulojännite vaatii tietyn äärettömän pienen ajan kulkeakseen alueen läpi, jolla kaksi lähtötransistoria kytketään päälle samanaikaisesti. Ilmeisesti tulosignaalin reunojen nousu- ja laskuaikojen tulisi olla minimaalisia tehohäviön vähentämiseksi.

Katsotaanpa siirto-ominaisuuksia (kuva 5) ja kuinka ne muuttuvat syöttöjännitteen VCC mukana. Oletetaan, että molemmilla yksinkertaisimman invertterimme transistoreilla on identtiset, mutta toisiaan täydentävät ominaisuudet ja kynnysjännitteet. Oletetaan, että kynnysjännitteet VT ovat 2V. Jos VCC on pienempi kuin 2V kynnysjännite, mitään transistoreista ei voida kytkeä päälle ja piiri ei toimi. Kuvassa Kuvassa 5a on esitetty tilanne, jossa teholähteen jännite on täsmälleen sama kuin kynnysjännite. Tässä tapauksessa piirin tulee toimia 100 % hystereesillä. Tämä ei kuitenkaan ole aivan hystereesi, koska molemmat lähtötransistorit on kytketty pois päältä ja lähtöjännite ylläpidetään hilakapasitanssien poikki piireistä myötävirtaan. Jos VCC on yhden ja kahden kynnysjännitteen sisällä (kuva 5b), "hystereesin" määrä vähenee, kun VCC lähestyy arvoa, joka vastaa 2 VT:tä (kuva 5c). VCC-jännitteellä, joka vastaa kahta kynnysjännitettä, ei ole "hystereesiä"; kytkentähetkellä ei myöskään ole läpivirtaa kahden samanaikaisesti avoimen lähtötransistorin kautta. Kun VCC-arvo ylittää kaksi kynnysjännitettä, siirron ominaiskäyrät alkavat pyöristyä (kuva 5d). Kun VIN kulkee alueen läpi, jossa molemmat transistorit ovat auki, ts. johtavassa tilassa transistorien kanavissa kulkevat virrat aiheuttavat jännitehäviöitä, mikä pyöristää ominaisuuksia.

Kun tutkitaan CMOS-järjestelmän kohinaa, on otettava huomioon vähintään, kaksi ominaisuutta: melunsieto ja kohinamarginaali.

Nykyaikaisten CMOS-piirien tyypillinen kohinansietoarvo on 0,45 VCC. Tämä tarkoittaa, että väärä tulosignaali, joka on 0,45 VCC tai vähemmän, eri kuin VCC tai GND, ei etene järjestelmän läpi viallisena logiikkatasona. Tämä ei tarkoita, että signaalia ei näy ensimmäisen piirin lähdössä. Itse asiassa häiriösignaalille altistumisen seurauksena lähtösignaali ilmestyy ulostuloon, mutta sen amplitudi heikkenee. Kun tämä signaali etenee järjestelmän läpi, seuraavat piirit heikentävät sitä edelleen, kunnes se katoaa kokonaan. Tyypillisesti tällainen signaali ei muuta logiikkaelementin lähtötilaa. Perinteisessä flip-flopissa väärä sisääntulokellopulssi, jonka amplitudi on 0,45 VCC, ei muuta tilaansa.

CMOS-sirun valmistaja takaa myös 1 voltin melunsietomarginaalin koko syöttöjännitteiden ja lämpötilojen alueella ja kaikille tulojen yhdistelmille. Tämä on vain poikkeama kohinansietoominaisuudesta, jolle taataan erityinen tulo- ja lähtöjännitteiden sarja. Toisin sanoen tästä ominaisuudesta seuraa, että jotta piirin lähtösignaali voltteina ilmaistuna olisi 0,1 VCC:n sisällä vastaavan logiikkatason arvosta ("nolla" tai "yksi"), tulosignaali ei saa ylittää arvoa 0. 1VCC plus 1 voltti maanpinnan yläpuolella tai tehotason alapuolella. Graafisesti Tämä tilanne esitetty kuvassa. 4.

Nämä ominaisuudet muistuttavat hyvin tavallisten TTL-piirien kohinansietomarginaalia, joka on 0,4 V (kuva 6). Täydentääksemme kuvan lähtöjännitteen VOUT riippuvuudesta sisääntuloon VIN, esitämme siirtokäyrät (kuva 5).

JÄRJESTELMÄN SOVELLUKSEN ANALYYSI

SISÄÄN Tämä alue Erilaisia järjestelmäkehityksen aikana syntyviä tilanteita huomioidaan: käyttämättömät tulot, elementtien rinnakkaiskytkentä kuormituskapasiteetin lisäämiseksi, dataväylien johdotus, koordinointi muiden perheiden loogisten elementtien kanssa.

KÄYTTÄMÄTTÖMÄT TUOTTEET

Yksinkertaisesti sanottuna käyttämättömiä tuloja ei saa jättää kytkemättä. Erittäin suuren tuloresistanssin (1012 ohmia) vuoksi kelluva tulo voi ajautua loogisen nollan ja loogisen ykkösen välillä, mikä luo arvaamatonta piirin lähtökäyttäytymistä ja siihen liittyviä järjestelmäongelmia. Kaikki käyttämättömät tulot on kytkettävä tehoväylään, "yhteiseen" johtoon tai muuhun käyttökelpoiseen tuloon. Valinta ei ole ollenkaan satunnainen, koska mahdollinen vaikutus piirin lähtökuormitukseen tulee ottaa huomioon. Tarkastellaan esimerkiksi neljän tulon 4NAND-porttia, jota käytetään kaksituloisena 2NAND-logiikkaporttina. Sen sisäinen rakenne on esitetty kuvassa. 7. Olkoon tulot A ja B käyttämättömiä tuloja.

Jos käyttämättömät tulot kytketään kiinteälle logiikkatasolle, tulot A ja B on kytkettävä tehokiskoon, jotta muut tulot voivat toimia. Tämä kytkee päälle alemmat A- ja B-transistorit ja sammuttaa vastaavat ylemmät A- ja B-transistorit. Tässä tapauksessa enintään kaksi ylempää transistoria voidaan kytkeä päälle samanaikaisesti. Kuitenkin, jos tulot A ja B on kytketty tuloon C, tulokapasitanssi kolminkertaistuu, mutta joka kerta kun tulo C menee loogiseen nollaan, ylimmät transistorit A, B ja C kytkeytyvät päälle kolminkertaistaen maksimilähtövirran loogisella ykkösellä. Jos tulo D vastaanottaa myös loogisen nollatason, kaikki neljä ylempää transistoria kytkeytyvät päälle. Näin ollen NAND-elementin käyttämättömien tulojen kytkeminen tehoväylään (OR-EI "yhteiseen" johtoon) kytkee ne päälle, mutta käyttämättömien tulojen kytkeminen muihin käytettyihin tuloihin takaa loogisen "yhden" ulostulovirran kasvun. ”-taso, kun kyseessä on elementti AND-NOT (tai lähtövirta, joka on loogisen nollan tasolla, kun kyseessä on OR-NOT-elementti).

Sarjaan kytkettyjen transistoreiden lähtövirta ei kasva. Tässä tilanteessa monituloista logiikkaelementtiä voidaan käyttää ohjaamaan suoraan voimakasta kuormaa, esimerkiksi relekelaa tai hehkulamppua.

LOOGISTEN ELEMENTIEN RINNAKKAINEN KYTKENTÄ

Logiikkaelementin tyypistä riippuen tulojen yhdistäminen takaa kuormituskyvyn kasvun joko vuoto- tai uppovirroille, mutta ei molemmille samanaikaisesti. Kahden lähtövirran kasvun takaamiseksi on tarpeen kytkeä useita logiikkaelementtejä rinnan (kuva 8). Tässä tapauksessa kuormituskapasiteetin lisäys saavutetaan kytkemällä useita transistoriketjuja rinnakkain (kuva 7), mikä lisää vastaavaa lähtövirtaa.

DATABUS ROUTING

On kaksi päätapaa tehdä tämä. Ensimmäinen tapa on rinnakkaisliitäntä tavanomaisia CMOS-puskurielementtejä (esimerkiksi ). Ja toinen, edullisin tapa, on yhdistää elementit kolmella lähtötilalla.

VIRTALÄDÖN HÄIRIÖIDEN SUODATUS

Koska CMOS-piirit voivat toimia laajalla syöttöjännitteiden alueella (3-15 V), tarvitaan minimaalista suodatusta. Teholähteen pienin jännitearvo määräytyy tehon maksimikäyttötaajuuden mukaan nopea elementti järjestelmässä (yleensä hyvin pieni osa järjestelmästä toimii maksimitaajuus). Suodattimet tulee valita siten, että syöttöjännite pysyy suunnilleen puolessavälissä määritellyn minimiarvon ja maksimijännitteen välillä, jolla mikropiirit ovat edelleen toiminnassa. Kuitenkin, jos tehohäviö halutaan minimoida, virransyöttöjännite on valittava mahdollisimman alhaiseksi suorituskyvyn vaatimusten mukaisesti.

MINIMOI JÄRJESTELMÄN VIRRAN HÄVIÖ

Järjestelmän virrankulutuksen minimoimiseksi sen on toimittava miniminopeudella ja suoritettava tehtävä minimisyöttöjännitteellä. Dynaamisen (AC) ja staattisen (DC) virrankulutuksen hetkelliset arvot kasvavat sekä teholähteen taajuuden että jännitteen kasvaessa. Dynaaminen virrankulutus (AC) on tuotteen CV2f funktio. Tämä on teho, joka hajoaa puskurielementissä, joka ohjaa kapasitiivista kuormaa.

On selvää, että dynaaminen tehonkulutus kasvaa suoraan suhteessa taajuuteen ja on verrannollinen tehonsyöttöjännitteen neliöön. Se myös kasvaa kuormituskapasitanssilla, jonka pääasiallisesti määrittää järjestelmä, mutta ei muuttuja. Staattinen (DC) virrankulutus häviää kytkentähetkellä ja on VI:n tulos. Missä tahansa CMOS-elementissä hetkellinen virta syntyy tehoväylästä "yhteiseen" johtimeen (VCC>2VT). 9.

Virran maksimiamplitudi on nopeasti kasvava funktio tulojännitteestä, joka puolestaan on virransyöttöjännitteen funktio (kuva 5d).
Järjestelmän hajauttaman tehon tulon VI todellinen arvo määräytyy kolmella indikaattorilla: virtalähteen jännite, tulosignaalin nousevien ja laskevien reunojen taajuus ja ajat. Erittäin tärkeä tekijä on tulosignaalin nousuaika. Jos nousuaika on pitkä, tehohäviö kasvaa, koska virtatie on muodostettu koko ajan, jolloin tulosignaali kulkee ylemmän ja alemman transistorin kynnysjännitteiden välisen alueen läpi. Teoriassa, jos nousuaika otetaan huomioon yhtä kuin nolla, virtatietä ei esiintyisi ja VI-teho olisi nolla. Koska nousuaika on kuitenkin tietysti pieni, tulee aina läpivirtaa, joka kasvaa nopeasti syöttöjännitteen kasvaessa.

Tulosignaalin nousuaikaan ja tehonkulutukseen liittyy vielä yksi seikka. Jos piiriä käytetään ohjaukseen suuri numero kuormitusta, lähtösignaalin nousuaika kasvaa. Tämä lisää VI-tehohäviötä jokaisessa tällaisella piirillä ohjatussa laitteessa (mutta ei itse ohjauspiirissä). Jos tehonkulutus saavuttaa kriittisen arvon, on lähtösignaalin kaltevuutta lisättävä kytkemällä puskurielementtejä rinnakkain tai jakamalla kuormia kokonaisvirrankulutuksen vähentämiseksi.

Tehdään nyt yhteenveto tehonsyöttöjännitteen, tulojännitteen, tulosignaalin reunojen nousu- ja laskuaikojen sekä kuormakapasitanssin vaikutuksista tehohäviöön. Voidaan tehdä seuraavat johtopäätökset:

Virtalähteen jännite. Tehohäviön tulo CV2f kasvaa syöttöjännitteen neliön mukaan. Tehonhäviön tulo VI kasvaa suunnilleen suhteessa syöttöjännitteen neliöön.
Tulojännitetaso. Tehonhäviön VI-tulo kasvaa, jos tulojännite on "maapotentiaalin (GND) plus kynnysjännitteen" ja "syöttöjännitteen (VCC) miinus kynnysjännite" välillä. Suurin tehohäviö tapahtuu, kun VIN lähestyy arvoa 0,5 VCC. Tulojännitetaso ei vaikuta tuotteeseen CV2f.
Tulosignaalin nousuaika. Tehonhäviön tulo VI kasvaa nousuajan myötä, koska samanaikaisesti lähdössä olevien transistorien läpi kulkeva virta on asetettu suuremmaksi. pitkä aika. Tulosignaalin nousuaika ei myöskään vaikuta tuotteeseen CV2f.
Kantavuus. Piirissä hajonneen tehon tulo CV2f kasvaa suhteessa kuormakapasitanssiin. Tehonhäviön tulo VI ei riipu kuormakapasitanssista. Kuormakapasitanssin kasvu johtaa kuitenkin lähtösignaalin reunojen nousuaikojen pidentymiseen, mikä puolestaan johtaa tämän ohjaamien logiikkaelementtien hajaantuneen tehon tuotteen VI kasvuun. signaali.

KOORDINOINTI MUIDEN PERHEIDEN LOGIIKKAAN

On olemassa kaksi perussääntöä kaikkien muiden perheiden elementtien sovittamiseen CMOS-sirujen kanssa. Ensinnäkin CMOS-piirin on tarjottava tarvittavat vaatimukset muiden perheiden elementtien tulovirroilla ja jännitteillä. Ja toiseksi, ja mikä vielä tärkeämpää, muiden perheiden logiikkaelementtien lähtösignaalin amplitudin on vastattava mahdollisimman tarkasti CMOS-piirin virtalähteen jännitettä.

P-KANAVA MOSFET-PIIRIT

P-MOS- ja CMOS-piirejä sovitettaessa on täytettävä useita vaatimuksia. Ensinnäkin tämä on sarja virtalähteitä, joilla on eri jännitteet. Suurin osa P-MOS-piireistä on suunniteltu toimimaan 17 V:n ja 24 V:n välillä olevilla jännitteillä, kun taas CMOS-piirit on suunniteltu 15 V:n maksimijännitteelle. Toinen P-MOS-piirien ongelma, toisin kuin CMOS, on huomattavasti alhaisempi lähtöamplitudisignaali kuin virtalähteen jännite. P-MOS-piirien lähtöjännite vaihtelee olennaisesti syöttöjännitteen positiivisemmasta potentiaalista (VSS) useisiin voltteihin negatiivisemman potentiaalin (VDD) yläpuolelle. Siksi, vaikka P-MOS-piiri toimisi 15 V:n lähteestä, sen lähtöamplitudi on silti pienempi kuin mitä tarvitaan CMOS-piirin sovittamiseksi. On olemassa useita tapoja ratkaista tämä ongelma järjestelmän kokoonpanosta riippuen. Tarkastellaan kahta tapaa rakentaa järjestelmä kokonaan MOS-piireille ja yhtä menetelmää, kun järjestelmä käyttää TTLSH-piirejä.

Ensimmäisessä esimerkissä käytetään vain P-MOS- ja CMOS-piirejä, joiden syöttöjännite on alle 15 V (katso kuva 10). Tässä kokoonpanossa CMOS-piiri ohjaa P-MOS:ää suoraan. P-MOS-piiri ei kuitenkaan voi ohjata CMOS:ää suoraan, koska sen looginen nollalähtöjännite on selvästi järjestelmän nollapotentiaalin yläpuolella. Piirin lähtöpotentiaalin "vetämiseksi" nollaan, lisätään ylimääräinen vastus RPD. Sen arvo valitaan riittävän pieneksi, jotta saadaan haluttu RC-aikavakio, kun lähtö vaihdetaan "yhdestä" "nollaan", ja samalla riittävän suuri tuottamaan vaaditun loogisen "yksi"-tason arvon. Tämä menetelmä soveltuu myös avoimeen P-MOS-lähtöön.

Toinen vaihtoehto täysin MOS-järjestelmässä on käyttää tavanomaista zener-diodin referenssijännitettä negatiivisemman potentiaalin ohjaamiseksi CMOS-piirin tehon syöttämiseksi (kuva 11).

Tämä kokoonpano käyttää 17-24 V P-MOS-virtalähdettä. Viitejännite on valittu vähentämään CMOS-syöttöjännite P-MOS-piirin minimilähtöjännitteeseen swing-to-peak. CMOS-piiri voi edelleen ohjata P-MOS:ää suoraan, mutta nyt P-MOS-piiri voi ohjata CMOS:ää ilman vetovastusta. Muita rajoituksia ovat CMOS-piirien syöttöjännite, jonka on oltava alle 15 V, ja tarve, että referenssi antaa riittävästi virtaa järjestelmän kaikille CMOS-piireille. Tämä ratkaisu on varsin sopiva, jos P-MOS-piirin tehonsyötön on oltava suurempi kuin 15 V ja CMOS-piirien virrankulutus on riittävän pieni yksinkertaisella parametrisäätimellä.

Jos järjestelmä käyttää TTLS-piirejä, virtalähteitä on oltava vähintään kaksi. Tässä tapauksessa CMOS-piiri voi toimia unipolaarisesta lähteestä ja ohjata P-MOS-piiriä suoraan (kuva 12).

N-KANAVA MOSFET-PIIRIT

CMOS:n yhdistäminen N-MOS-piireihin on yksinkertaisempaa, vaikka joitakin ongelmia onkin. Ensinnäkin N-MOS-piirit vaativat pienempiä tehonsyöttöjännitteitä, tyypillisesti välillä 5-12 V. Näin ne voidaan sovittaa suoraan CMOS-piireihin. Toiseksi CMOS-piirien lähtösignaalin amplitudi vaihtelee lähes nollasta virtalähteen jännitteeseen miinus 1-2 V.

Korkeammilla tehonsyöttöjännitteillä N-MOS- ja CMOS-piirit voivat toimia suoraan, koska N-MOS-piirin lähtölogiikkataso poikkeaa virtalähteen jännitteestä vain 10-20 %. Pienemmillä syöttöjännitteillä loogisen yksikön tason jännite on kuitenkin 20-40 % pienempi, joten on välttämätöntä sisällyttää "pull-up" vastus (kuva 13).

TTL, TTLSH-PIIRI

Kun nämä perheet yhdistetään CMOS-piireihin, syntyy kaksi ongelmaa. Ensinnäkin, onko kaksinapaisten perheiden logic-1-tason jännite riittävä ohjaamaan suoraan CMOS-piirejä? TTL- ja TTLSh-piirit pystyvät melko hyvin ohjaamaan 74HCXX-sarjan CMOS-piirejä suoraan ilman ylimääräisiä vetovastuksia. Ne eivät kuitenkaan pysty ohjaamaan CD4000-sarjan (K561, KR1561) CMOS-piirejä, koska jälkimmäisten ominaisuudet eivät takaa toimintaa suorassa kytkennässä ilman vetovastuksia.

TTL-piirit pystyvät ohjaamaan CMOS-piirejä suoraan koko käyttölämpötila-alueella. Tavalliset TTL-piirit pystyvät ohjaamaan CMOS-piirejä suoraan suurimmalla osalla lämpötila-aluetta. Kuitenkin lähempänä lämpötila-alueen alarajaa TTL-piirien logiikkayksikkötasojännite laskee ja on suositeltavaa ottaa käyttöön "pull-up" vastus (kuva 14).

Tulotasojen sallittujen jännitearvojen riippuvuuden mukaan CMOS-piirien virransyöttöjännitteestä (katso kuva 4), jos tulojännite ylittää arvon VCC-1,5 V (kun VCC = 5 V), silloin lähtöjännite ei ylitä 0,5 V . Seuraava CMOS-elementti nostaa tämän 0,5 V jännitteen vastaavaksi VCC- tai GND-jännitteeksi. Logiikka "1"-tason jännite vakio-TTL-piireissä on vähintään 2,4 V lähtövirran ollessa 400 μA. Tämä on pahin tapaus, koska TTL-piirin lähtöjännite lähestyy tätä arvoa vain minimilämpötilassa, maksimitulotasossa "0" (0,8 V), enimmäisvuotovirroissa ja minimisyöttöjännitteessä (VCC = 4,5 V).

Normaaliolosuhteissa (25°C, VIN = 0,4 V, nimellisvuotovirrat CMOS-piirissä ja virtalähdejännite VCC = 5 V) looginen "1"-taso vastaa todennäköisemmin VCC-2VD:tä tai VCC-1,2 V:ta. Pelkän lämpötilan muuttuessa lähtöjännite muuttuu riippuvuuden "kaksi kertaa -2 mV per astelämpötila" tai "-4 mV per aste" mukaan. VCC-1.2V riittää ohjaamaan suoraan CMOS-piiriä ilman vetovastusta.

Jos logic-1 TTL-piirin lähtöjännite voi tietyissä olosuhteissa laskea alle VCC-1,5 V:n, CMOS-piirin ohjaamiseen on käytettävä vastusta.
Toinen kysymys on, voiko CMOS-piiri tarjota tarpeeksi lähtövirtaa logiikka-0-tason tulojännitteen tuottamiseksi TTL-piirille? Loogiselle "1":lle tätä ongelmaa ei ole.

TTL-piirissä tulovirta on tarpeeksi pieni ohjaamaan kahta tällaista tuloa suoraan. Normaalissa TTL-piirissä tulovirta on kymmenen kertaa TTL-piirin virta, ja siksi CMOS-piirin lähtöjännite ylittää maksimiarvon. sallittu arvo jännitetaso looginen "0" (0,8 V). Kuitenkin, jos tarkastelet huolellisesti CMOS-piirien lähtöasemien määrityksiä, huomaat, että kaksituloinen NAND-portti voi ohjata yhtä TTL-tuloa, vaikkakin vain ääritapauksissa. Esimerkiksi MM74C00- ja MM74C02-laitteiden loogisen nollatason lähtöjännite koko lämpötila-alueella on 0,4 V virralla 360 μA, tulojännitteellä 4,0 V ja syöttöjännitteellä 4,75 V. Molemmat piirit ovat esitetty kuvassa. 15.

Molemmilla piireillä on sama kantavuus, mutta niiden rakenteet ovat erilaiset. Tämä tarkoittaa, että kumpikin MM74C02:n alimmasta transistorista voi syöttää saman virran kuin kaksi sarjaan kytkettyä MM74C00-transistoria. Kaksi MM74C02-transistoria yhdessä voivat tuottaa kaksinkertaisen virran annetulla lähtöjännitteellä. Jos annamme loogisen nollalähtöjännitteen nousta arvoon 0,8 V, niin MM74C02-laite pystyy antamaan nelinkertaisen lähtövirran kuin 360 μA, ts. 1,44 mA, mikä on lähellä 1,6 mA. Itse asiassa 1,6 mA on TTL-tulon suurin tulovirta, ja useimmat TTL-piirit toimivat enintään 1 mA:lla. Lisäksi 360 µA on CMOS-piirien vähimmäislähtövirta. Todellinen arvo on alueella 360-540 µA (joka vastaa 2-3 TTLSH-tulon tulovirtaa). 4 V:n tulojännitteelle on määritetty 360 µA:n virta. 5 V:n tulojännitteellä lähtövirta on noin 560 µA koko lämpötila-alueella, mikä tekee TTL-tulon ohjauksesta entistä helpompaa. Huoneenlämmössä ja 5 V:n tulojännitteellä CMOS-piirin lähtö voi tuottaa 800 µA virran. Siksi kaksituloinen NOR-portti tuottaa 1,6 mA:n lähtövirran 0,4 V:lla, jos NOR-portin molempiin tuloihin syötetään 5 V.

Tästä voimme päätellä, että MM74C02:ssa olevaa yksittäistä kaksituloista NOR-porttia voidaan käyttää tavallisen TTL-tulon ohjaamiseen erillisen puskurin sijaan. Tämä johtaa kuitenkin lievään melunsietokyvyn heikkenemiseen lämpötila-alueella.

Tietolähteet

TTL:n tärkein yleinen ominaisuus on bipolaaristen transistorien käyttö, ja rakenne on vain p-p-p. CMOS perustuu nimensä mukaisesti kenttätransistoreihin, joissa on eristetty MOS-rakenteen hila ja jotka täydentävät molempia napaisuutta - sekä w- että /^-kanavalla. Peruslogiikan piirisuunnittelu TTL elementtejä ja CMOS on esitetty kuvassa. 15.1. Lännessä niitä kutsutaan myös venttiileiksi - katsotaan kuinka tämä nimi voidaan perustella luvun lopussa.

Olemme jo piirtäneet sisääntulon moniemitteri TTL-transistorin luvussa I - siinä voi olla niin monta emitteriä kuin haluat (käytännössä jopa kahdeksan), jolloin elementillä on vastaava määrä tuloja. Jos jokin transistorin VT1 emittereistä on oikosulussa maahan, transistori avautuu ja vaiheensiirtotransistori VT2 (sen toiminta tunnetaan kuvasta 6.8) sulkeutuu. Vastaavasti lähtötransistori VT3 avautuu ja VT4 sulkeutuu, lähtö on korkea looginen taso tai looginen yksi taso. Jos kaikki emitterit on kytketty korkeaan potentiaaliin (tai yksinkertaisesti "roikkuvat" ilmassa), tilanne on päinvastainen - VT2 avautuu virralla kanta-kollektoriliitoksen VT1 kautta (tätä transistorin päällekytkentää kutsutaan ns. "käänteinen"), ja lähtö asetetaan nollaan avoimen transistorin VT4 vuoksi. Tällainen TTL-elementti suorittaa "AND-NOT" -toiminnon (looginen nolla lähdössä vain, kun kaikki tulot ovat ykkösiä).

TTL

TTL-elementin lähtöaste on eräänlainen täydentävä (”push-pull”)-luokan B-aste, joka on meille tuttu analogisista vahvistimista (ks. kuva 8.2). Pnp-transistorien toistaminen osoittautui kuitenkin liian vaikeaksi TTL-tekniikalle, minkä vuoksi tällaista kaskadia kutsutaan myös pseudokomplementaariseksi - ylempi transistori VT3 toimii emitteriseuraajatilassa ja alempi yhteisessä emitteripiirissä.

Riisi. 15.1. TTL- ja CMOS-peruselementtien piirit

Muuten, panemme merkille, että p-w-p-transistoreiden puuttumisen vuoksi TTL-tekniikan "OR"-piirin toistaminen osoittautui kovaksi mutteriksi, ja sen piirirakenne eroaa melko merkittävästi kuvassa 2 esitetystä. 15.1 AND-NOT-elementin peruskaavio.

Reunuksissa huomautuksia

Transistoritekniikan alkuaikoina käytettiin TTL-lähtöasteen kaltaisia pseudokomplementaarisia asteita - kauhujen kauhu! - parantaa ääntä. Tämä rakenne synnytti lukuisia yrityksiä sovittaa loogisia elementtejä, jotka pohjimmiltaan ovat vahvistin, jolla on melko suuri (useita kymmeniä) vahvistus, vahvistamaan analogisia signaaleja. Tarpeetonta sanoa, että tulokset olivat melko tuhoisia, vaikka CMOS-elementti on rakennettu paljon symmetrisemmin.

Kuten kaaviosta voidaan nähdä, TTL-elementti on merkittävästi epäsymmetrinen sekä tuloissa että lähdöissä. Tulossa loogisen nollajännitteen tulisi olla melko lähellä maata ja jännitteen emitterissä noin 1,5 V (tavallisen TTL-syötön ollessa 5 V) tulotransistori on jo lukittu. Lisäksi nollaa käytettäessä on varmistettava melko merkittävän kanta-emitterivirran poistaminen - noin 1,6 mA vakioelementti, minkä vuoksi TTL-elementeille on aina määritetty muiden tällaisten samanaikaisesti lähtöön kytkettyjen elementtien enimmäismäärä (normaalisti - enintään kymmenen). Samanaikaisesti loogista ei välttämättä syötetä tuloihin ollenkaan. Käytännössä se tulisi kuitenkin syöttää - sääntöjen mukaan käyttämättömät TTL-tulot on kytkettävä virtalähteeseen 1 kOhm vastusten kautta.

Tilanne on vielä huonompi lähdössä: loogisen nollajännitteen tuottaa avoin transistori ja se on todellakin melko lähellä nollaa - jopa tusinan muiden vastaavien elementtien sisääntulon muodossa olevalla kuormalla se ei ylitä 0,5 V, ja TTL-signaalin standardit määräävät arvon enintään 0,8 V. Mutta loogisen yksikön jännite on melko kaukana syötöstä ja 5 V:n syöttöjännitteellä parhaassa tapauksessa (ilman kuormaa) 3,5 - 4 V, mutta käytännössä standardit edellyttävät arvoa 2,4 V.

Tämä voltin kymmenesosien tasapainotus (nollajännite 0,8 V, kytkentäkynnysjännite 1,2 - 2 V, yksikköjännite 2,4 V) johtaa siihen, että kaikki TTL-mikropiirit voivat toimia melko kapealla syöttöjännitealueella - melkein 4,5 - 5,5 V, monet jopa 4,75 - 5,25 V, eli 5 V ±5%. Suurin sallittu syöttöjännite eri TTL-sarjoille on 6-7 V, ja sen ylittyessä ne yleensä palavat kirkkaalla liekillä. Alhainen ja epäsymmetrinen suhteessa elementin virransyöttökynnykseen johtaa myös huonoon melunsietokykyyn.

TTL:n suurin (ja jopa vakavampi) haittapuoli on sen korkea kulutus - jopa 2,5 mA tällaista elementtiä kohden, tämä ei ota huomioon virtaavia virtoja sisääntulossa ja kuorman kulutusta lähdössä. Joten täytyy ihmetellä, miksi monia peruselementtejä, kuten laskureita tai rekistereitä, sisältävät TTL-sirut eivät vaadi jäähdytyspatteria. Alhaisen melunsietokyvyn ja korkean kulutuksen yhdistelmä on melko räjähtävä seos, ja kun kytket TTL-mikropiireillä varustettuja piirilevyjä, sinun on asennettava erotuskondensaattori jokaiseen tapaukseen. Kaikki edellä mainitut yhdessä olisivat jo aikoja sitten pakottaneet meidät luopumaan TTL-tekniikasta kokonaan, mutta heillä oli jonkin aikaa yksi kiistaton etu: korkea suorituskyky, joka peruselementille kuvassa 2 esitetyssä muodossa. 15.1, voi saavuttaa kymmeniä megahertsejä.

Myöhemmin TTL:n kehitys eteni kulutuksen vähentämisen ja sähköisten ominaisuuksien parantamisen linjalla pääasiassa ns. Schottky-liitokset, joissa jännitehäviö voi olla 0,2-0,3 V tavanomaisen 0,6-0,7 V sijasta (TTLSh-tekniikka, merkitty S-kirjaimella sarjan nimessä, kotimainen analogi on sarjat 531 ja 530). Perustekniikka, joka muodosti 1960- ja 70-luvuilla laajalle levinneen 74-sarjan perustan, ilman lisäkirjaimia nimityksessä (analogit ovat kuuluisia kotimainen sarja 155 ja 133), ei ole nyt käytännössä käytössä. TTL-sirut voidaan nyt valita pienitehoisista 74LSxx-sarjasta (555- ja 533-sarja) tai nopeasta 74Fxx-sarjasta (1531-sarja). Lisäksi jälkimmäisen kulutus on lähes yhtä suuri kuin vanhan perussarjan kulutus korkeammalla (jopa 125 MHz) nopeudella, mutta edellisellä päinvastoin - suorituskyky säilyy perustasolla, mutta virrankulutus vähennetään kolmesta neljään kertaan.

CMOS

CMOS-elementit ovat paljon lähempänä ajatusta siitä, millainen ideaalisen logiikkaelementin tulisi olla. Aluksi, kuten kuvasta näkyy. 15.1, ne ovat käytännössä symmetrisiä sekä tulo- että lähdössä. Avoin kenttätransistori lähdössä (joko /?-tyyppi loogiselle transistorille tai -tyyppi loogiselle nollalle) on itse asiassa, kuten tiedämme.

vain vastus, joka perinteisillä CMOS-elementeillä voi vaihdella 100 - 300 ohmia ("perinteisellä" tai "klassisella" CMOS:lla tarkoitamme tässä 4000A tai 4000V sarjaa, katso alla). Symmetrian lisäämiseksi lähtöön sijoitetaan yleensä sarjaan kaksi samanlaista invertteriä kuin kuvassa. 15.1 oikealla (onko sääli ehkä transistoreille, jos kulutus ei kasva?). Siksi lähtöön ei vaikuta se, että "AND-NOT"-piirin alavarressa on kaksi tällaista transistoria sarjassa.

"OR"-piirissä tällaiset transistorit ovat olkavarressa - se on täysin symmetrinen "AND"-piiriin nähden, mikä on myös CMOS-tekniikan plus TTL:ään verrattuna. Huomaa myös, että invertterin lähtöastetta ei ole rakennettu "push-pull" -vaihepiirin mukaan, eli nämä eivät ole virtausjännitteen seuraajia, vaan transistoreja piirissä, jossa on yhteinen lähde, joka on yhdistetty nieluilla, mikä mahdollistaa saat lisäjännitevahvistuksen.

Käytännössä elementin suunnitteluominaisuudet johtavat siihen, että CMOS-mikropiireissä:

Kuormittamattomassa lähdössä looginen yksi jännite on lähes yhtä suuri kuin syöttöjännite ja looginen nollajännite on lähes yhtä suuri kuin maapotentiaali;

Kytkentäkynnys on lähes puolet syöttöjännitteestä;

Tulot eivät kuluta käytännössä lainkaan virtaa, koska ne ovat eristettyjä MOS-transistoreiden portteja;

Staattisessa tilassa koko elementti ei myöskään kuluta virtaa virtalähteestä.

Viimeisestä asennosta seuraa, että minkä tahansa monimutkaisuuden piiri, joka on rakennettu käyttämällä CMOS-elementtejä, "jäädytetyssä" tilassa ja jopa matalilla toimintataajuuksilla, jotka eivät ylitä tusinaa tai kahta kilohertsiä, ei käytännössä kuluta energiaa! Tästä on selvää, kuinka sellaisia temppuja kuin rannekello, joka voi toimia pienellä akulla vuosia, tai mikro-ohjainten lepotilassa, jossa ne kuluttavat 1-50 μA kaikkia kymmeniä tuhansia ne muodostavia loogisia elementtejä.

Toinen yllä olevien ominaisuuksien seuraus on poikkeuksellinen melunsieto, joka saavuttaa puolet syöttöjännitteestä. Mutta tässä ei ole kaikki edut. "Classic"-sarjan CMOS-mikropiirit voivat toimia syöttöjännitealueella 2 - 18 V ja modernit nopeat - 2 - 7 V. Ainoa asia, joka tässä tapauksessa tapahtuu, on, kun

Kun virtalähde putoaa melko jyrkästi, suorituskyky heikkenee ja jotkut muut ominaisuudet heikkenevät.

Lisäksi CMOS-lähtötransistorit, kuten muutkin kenttätransistorit, ylikuormitettuina (esim. oikosulku) toimivat virtalähteinä - 15 V:n syöttöjännitteellä tämä virta on noin 30 mA, 5 V - noin 5 mA. Lisäksi tämä voi periaatteessa olla tällaisten elementtien pitkäaikainen toimintatila, ainoa asia, joka on tarkistettava, on, onko lähtötehon läpi sallitun kokonaisvirran arvo, joka on yleensä noin 50 mA; ylitetty. Eli saatat joutua rajoittamaan matalaimpedanssiseen kuormaan samanaikaisesti kytkettyjen lähtöjen määrää. Luonnollisesti tässä tilassa ei puhuta loogisista tasoista, vain sisään- tai ulosvirtauksesta.

Ja tässä tulemme "klassisen" CMOS-tekniikan päähaittoon - alhaiseen suorituskykyyn verrattuna TTL:ään. Tämä johtuu siitä, että MOS-transistorin eristetty hila on melko suuren kapasiteetin kondensaattori - sisään peruselementti jopa 10-15 pF. Yhdessä edellisen piirin lähtöresistiivisen impedanssin kanssa tällainen kondensaattori muodostaa suodattimen matalat taajuudet. Yleensä ei huomioida vain taajuusominaisuuksia, vaan signaalin etenemisen viiveaikaa yhteen logiikkaelementtiin. Viive johtuu siitä, että signaalin etuosa ei ole tiukasti pystysuora, vaan kalteva, ja lähtöjännite alkaa kasvaa (tai laskea) vasta, kun tulojännite saavuttaa merkittävän arvon (ihannetapauksessa puolet syöttöjännitteestä). . Viiveaika voi olla 200-250 ns varhaisissa CMOS-sarjoissa (vertaa - perus-TTL-sarjassa on vain 7,5 ns). Käytännössä 5 V:n syöttöjännitteellä maksimi toimintataajuus"klassinen" CMOS ei ylitä 1-3 MHz - yritä rakentaa suorakaiteen muotoinen signaaligeneraattori käyttämällä loogisia elementtejä käyttämällä mitä tahansa luvussa 16 käsitellyistä piireistä, niin näet, että jo 1 MHz:n taajuudella signaalin muoto muistuttaa enemmän siniaaltoa kuin suorakulmiota .

Toinen suuren tulokapasitanssin olemassaolon seuraus on, että kytkettäessä virtapulssi näyttää lataavan tätä kapasitanssia, eli mitä korkeampi toimintataajuus, sitä enemmän mikropiiri kuluttaa, ja uskotaan, että maksimikäyttötaajuuksilla sen kulutus on voidaan verrata TTL:n vastaavaan (ainakin , TTL-sarja 74LS). Asiaa pahentaa entisestään se, että pitkittyneiden pulssirintamien vuoksi elementti pysyy aktiivisessa tilassa melko pitkään, kun molemmat lähtötransistorit ovat hieman auki (eli tapahtuu ns. "läpivirta"-ilmiö) .

Tämä sama rintamien pidentäminen yhdessä korkean impedanssin sisääntulon kanssa johtaa häiriönsietokyvyn heikkenemiseen kytkennän aikana - jos suurtaajuinen häiriö "istuu" signaalin etupuolella, tämä voi johtaa lähdön moninkertaiseen kytkemiseen, kuten tapaus vertailijan kanssa (katso luku 13). Tästä syystä mikropiirien spesifikaatiot osoittavat usein ohjaussignaalin reunojen halutun maksimikeston.

Kuitenkin nykyaikaisissa CMOS-järjestelmissä, toisin kuin "klassisissa", useimmat heikkoon suorituskykyyn liittyvät haitat on voitettu (tosinkin vähentämällä sallittua virtalähdealuetta). Lisätietoja CMOS-sarjasta kuvataan alla, mutta nyt muutama sana näiden mikropiirien ominaisuuksista.

CMOS-elementin käyttämättömät tulot on kytkettävä jonnekin - joko maahan tai tehoon (vastuksia ei tarvita, koska tulo ei kuluta virtaa) tai yhdistettävä viereiseen tuloon - muuten häiriöt niin suuren impedanssin sisääntulossa häiritsee piirin toimintaa kokonaan. Lisäksi kulutuksen vähentämiseksi tämä tulisi tehdä myös käyttämättömien elementtien osalta samassa tapauksessa (mutta ei tietenkään kaikille käyttämättömille päätelaitteille). "Paljas" CMOS-sisääntulo voi suuren resistanssinsa vuoksi olla myös syynä sirujen lisääntyneeseen "kuolleisuuteen" altistuessaan staattinen sähkö Käytännössä tulot kuitenkin ohitetaan aina diodeilla, kuten kuvassa 10 näkyy. 11.4. Myös näiden diodien läpi kulkeva sallittu virta on määritelty teknisissä tiedoissa.

CMOS (complementary metal-oxide-semiconductor structure) - rakennustekniikka elektroniset piirit. Yleisemmässä tapauksessa - CMDC (metalli-eriste-puolijohderakenteella). Erottuva ominaisuus CMOS-piireillä verrattuna bipolaarisiin teknologioihin (TTL, ESL jne.) on erittäin alhainen virrankulutus staattisessa tilassa (useimmissa tapauksissa voidaan olettaa, että energiaa kuluu vain tilanvaihdon aikana )

Suurin osa nykyaikaisista logiikkapiireistä, mukaan lukien prosessorit, käyttää CMOS-piirejä. CMOS-teknologia käyttää eristettyjä hilakenttätransistoreja, joiden kanavat ovat eri johtavia.

CMOS-siruihin perustuvissa laitteissa TTL-sirujen kokemuksesta tunnetut pomppimisenestotoimenpiteet ovat varsin käyttökelpoisia, esimerkiksi staattisen liipaisimen kytkeminen päälle kahdessa NAND- tai NOR-elementissä. CMOS-sirujen äärimmäisen korkea tuloimpedanssi (luokkaa satoja ja tuhansia megaohmeja) ja suhteellisen korkea lähtöimpedanssi (sadaista ohmeista yhteen kiloohmiin) antavat kuitenkin mahdollisuuden yksinkertaistaa debounce-piirejä poistamalla vastukset. Piirin muunnos on laite, joka on koottu käyttämällä vain yhtä ei-invertoivaa logiikkaelementtiä.

Tässä on sanottava muutama sana CMOS-sarjan ei-invertoivista logiikkaelementeistä. Suurin osa näiden sarjojen logiikkaelementeistä on käänteisiä. Kuten edellä mainittiin, mikropiirit, jotka sisältävät kirjaimia "PU" nimikkeessään, sopivat CMOS-mikropiireihin ja TTL-mikropiireihin. Tästä syystä niiden lähtövirrat, kun niiden lähtöihin syötetään syöttöjännite tai lähdöt kytketään laitteen yhteiseen johtoon piirien mukaan, voivat nousta useisiin kymmeniin milliampeereihin, mikä vaikuttaa negatiivisesti laitteiden luotettavuuteen ja voi palvella voimakkaana häiriölähteenä. CMOS-mikropiirien korkea tuloresistanssi mahdollistaa joissain tapauksissa ilman aktiivisia elementtejä hillitsemään puhetta.

Lupaavimpia sarjoja ovat ne, jotka on tehty täydentävät MOSFET-transistorit(CMOS) (K176, K564 jne.). Niissä ei ole kuormitusvastuksia, ja kytkiminä toimivat MOS-transistorit, joilla on eri kanavien sähkönjohtavuus. Kun hilajännite on suurempi kuin kynnys, transistoreilla, joilla on tietyntyyppinen kanava, vastaava transistori avataan ja toinen lukittuu. Toisella arvolla, joka on suurempi kuin kynnysarvo transistoreille, joiden sähkönjohtavuus on vastakkaista tyyppiä, lukitsemattomat ja lukitut transistorit vaihtavat paikkaa. Tällaiset rakenteet toimivat onnistuneesti, kun syöttöjännite vaihtelee laajalla alueella (3 - 15 V), mikä on mahdotonta vastusta sisältäville logiikkaelementeille. Staattisessa tilassa suurella kuormituskestävyydellä CMOS-logiikkaelementit eivät kuluta käytännössä lainkaan virtaa.

Niille on myös tunnusomaista: tulosignaalitasojen stabiilius ja sen pieni ero virtalähteen jännitteisiin; korkea tulo- ja pieni lähtövastus; hyvä melunsieto; helppo koordinoida muiden sarjojen mikropiirien kanssa.

CMOS-logiikkaportit, jotka suorittavat 3 NAND-toiminnon. Se käyttää indusoituja kanavatransistoreja. Transistoreissa VT1-VT3 on -tyyppinen kanava ja ne ovat auki, kun hilajännite on lähellä nollaa. Transistoreilla on -tyyppinen kanava ja ne ovat auki hilajännitteillä, jotka ovat suurempia kuin kynnysarvo.

Kun ainakin yhdessä loogisen elementin sisääntulossa on nolla tulosignaali, yksi transistoreista on auki ja lähtöjännite on yhtä suuri kuin E. Ja vain jos kaikissa tuloissa on looginen yksi signaali (yleensä yhtä suuri kuin E), kaikki transistorit VT1 ovat kiinni ja päälle kytketyt transistorit ovat auki. Lähtöjännite on yhtä suuri kuin potentiaali yhteinen bussi(looginen 0). Siten transistorien porrastetun kytkennän yhdistelmä kanaviin, joilla on yhden tyyppinen sähkönjohtavuus, ja transistorien rinnakkaiskytkentää erityyppisten sähkönjohtavuuden kanavien kanssa mahdollisti NAND-toiminnon toteuttamisen.

Jos ryhmiä porrastettuja ja rinnakkain kytkettyjä transistoreita vaihdetaan, toimintoa suorittava elementti toteutuu. Se toimii samalla tavalla kuin edellinen. Transistorit ovat auki, jos niiden portit ovat loogisia 1, ja ne ovat lukittuja, kun tulosignaalit ovat loogisia 0.

Tarkastetuista piireistä on selvää, että staattisessa tilassa yksi sarjaan kytketyistä transistoreista on aina suljettu ja toinen on auki. Koska suljetulla transistorilla on korkea resistanssi, piirin virta määräytyy vain pienillä vuotovirtojen arvoilla ja mikropiiri ei käytännössä kuluta sähköä.

Piiriä käytetään yleensä LE-tuloon asennettuna perusinvertterinä. Oksidikalvon hajoamisen estämiseksi MOS-transistorien porttien alla vaihtosuuntaajapiiriä täydennetään yleensä diodilla, jotka suorittavat suojatoimintoja. Näiden komponenttien aikavakio on noin 10 ns. Siksi niiden käyttöönotto ei muuta merkittävästi logiikkaelementtien dynaamisia ominaisuuksia. Tulopiiriin mentäessä staattinen stressi Yhden tai toisen napaisuuden vastaavat diodit avaavat ja oikosulkevat staattisen varauksen lähteen tehonsyöttöpiiriin. Vastus, joka yhdessä diodien sulkukapasitanssien kanssa muodostaa integroivan piirin, vähentää jännitteen nousunopeutta hilalla arvoon, jossa diodeilla VD2, VD3 on aikaa avautua.

Jos jännitelähteellä on pieni sisäinen vastus, diodin läpi kulkee suuri eteenpäinvirtaus. Siksi, kun kytketään päälle tällaisilla logiikkaelementeillä varustettuja laitteita, syöttöjännite on syötettävä ennen tulosignaalia ja sammutettaessa päinvastoin. Tapauksissa, joissa suorituskyvyn heikkeneminen on hyväksyttävää, tulopiiriin voidaan sisällyttää vastukset tulovirran tason rajoittamiseksi.

Useissa mikropiireissä siirtofunktion jyrkkyyden lisäämiseksi ja kuormituskyvyn lisäämiseksi logiikkaelementin invertterin lähtöön on kytketty yksi tai kaksi lisäinvertteriä. Lisäinvertterin transistoreissa on lisääntynyt teho. Niiden ansiosta invertterin avoimien lähtötransistorien kanavien resistanssi pienenee kOhmista kOhmiin. Nämä lähtöresistanssiarvot antavat mahdollisuuden olla viemättä virtaa rajoittavia vastuksia lähtöpiireihin suojatakseen oikosulkuja lähdössä.

CMOS-logiikkaelementeissä elementit, joilla on kolme vakaata tilaa, toteutetaan erittäin yksinkertaisesti. Tätä varten kaksi käänteissignaaleilla ohjattua komplementaarista transistoria on kytketty sarjaan invertteritransistorien kanssa. Jos transistorit ovat kiinni, kun signaaleja syötetään, vaihtosuuntaajan lähtöresistanssi on korkea (invertteri on kolmannessa korkeaimpedanssitilassa).

Kolmas tila esiintyy yksittäisissä mikropiireissä, esimerkiksi tyyppisissä logiikkaelementeissä, sekä CMOS-sarjan monimutkaisissa toiminnallisissa yksiköissä.

TTL-logiikkaelementtien yhdistäminen CMOS-logiikkaelementteihin voidaan tehdä useilla tavoilla:

1) tehostaa pienijännitteisiä CMOS-logiikkaelementtejä, joilla TTL-logiikkaelementtien signaalit kytkevät CMOS-logiikkaelementtien transistoreita;

2) käyttää avoimella kollektorilla varustettuja TTL-logiikkaelementtejä, joiden lähtöpiirissä on kytketty vastus lisälähde jännitys;

3) käytä tasomuuntimen mikropiirejä, kun sovitat CMOS-sarjan TTL-sarjan kanssa ja sovitat yhteen TTL-sarja CMOS-sarjan kanssa).

Jos lähtötehoa on tarpeen lisätä, useiden mikropiirien rinnakkaiskytkentä on sallittu. Tehopiirin häiriöiden vaimentamiseksi tehoväyloiden väliin on kytketty kapasitanssilla varustettu elektrolyyttikondensaattori ja keraamiset rinnakkaiskondensaattorit, joiden kapasitanssi on tapauskohtaisesti. Jälkimmäiset on kytketty suoraan mikropiirien lähtöihin. Kuormakapasitanssi ei yleensä saa ylittää. Jos kuormakapasitanssi on suurempi, ylimääräinen vastus asennetaan sarjaan lähdön kanssa, mikä rajoittaa sen ylipurkausvirtaa. Jos tulosignaalissa on jännitepiikkejä, LE-tulon kanssa voidaan kytkeä sarjaan rajoitusvastus, jonka nimellisarvo on enintään 10 kOhm. Käyttämättömät LE-tulot on kytkettävä tehonsyöttöväyliin tai rinnan kytkettyjen tulojen kanssa. Muutoin portin alla olevan eristeen hajoaminen ja toimintahäiriöt voimakkaasta häiriövaikutuksesta ovat mahdollisia.

Mikropiirien lähtöliittimien oikosulku on sallittu alhaisella syöttöjännitteellä.

Varastoinnin ja asennuksen aikana varo staattista sähköä. Siksi liittimet on kytketty sähköisesti toisiinsa varastoinnin aikana. Niiden asennus suoritetaan syöttöjännitteen ollessa pois päältä, ja rannerenkaiden käyttö on pakollista, jonka avulla sähköasentajien runko on kytketty maahan.

CMOS-sarjan logiikkaelementtejä käytetään laajalti kustannustehokkaiden rakentamisessa digitaaliset laitteet alhainen ja keskinopeus. Jatkossa valmistustekniikan kehittyessä ne voivat kilpailla TTL-logiikkaelementtien kanssa nopeiden laitteiden luomisessa.

Tyypillisesti koettimia ja kalibraattoreita suunniteltaessa käytetään lyhytpulssigeneraattoreita tuottamaan laajan ja yhtenäisen spektrin signaali. Tällaisen signaalin avulla voit nopeasti tarkistaa radiolaitteiden sarjat, sekä matalataajuiset (LF) että korkeataajuiset (HF). Lisäksi mitä lyhyempi pulssin kesto, sitä parempi - spektri on laajempi ja tasaisempi.

Yleensä tällaiset generaattorit koostuvat kahdesta pääkomponentista: suorakaiteen muotoisesta pulssigeneraattorista ja lyhyen pulssin muotoilijasta. Sillä välin voit tehdä ilman erityistä ohjainta, koska se on jo läsnä CMOS-rakenteen mikropiirin loogisessa elementissä.

Katsotaanpa kaaviota

Kuva 4 - RC-generaattori

Kuva 4 esittää hyvin tunnettua RC-oskillaattoria, joka toimii tässä tapauksessa noin 1000 Hz:n taajuudella (se riippuu osien R1, C1 arvoista). Matalataajuinen suorakaiteen muotoinen signaali syötetään elementin DD1.2 lähdöstä (nasta 4) R2C3-ketjun kautta säädettävälle vastukselle R4 - se säätelee sujuvasti testattavaan yksikköön syötettävän signaalin amplitudia.

Korkeataajuisen signaalin (lyhyet pulssit) lähtö tehdään hieman epätavallisesti - signaali poistetaan muuttuvasta vastuksesta R3, joka on kytketty mikropiirin virtapiiriin. Siirtämällä tämän vastuksen liukusäädintä ulostulon korkeataajuisen signaalin tasoa säädetään tasaisesti.

Tarkastellaan tällaisen ohjaimen toimintaperiaatetta käyttämällä kuvassa 5 esitetyn CMOS-rakenteen loogisen elementin yksinkertaistettua kaaviota.

Kuva 5 - Yksinkertaistettu kaavio CMOS-portin rakenteesta

Sen perusta on kaksi sarjaan kytkettyä kenttätransistoria, joissa on eristetty hila ja eri tyyppejä kanavan johtavuus. Jos vastus R1 kytketään sarjaan transistorien kanssa ja elementin sisäänmenoon syötetään suorakaiteen muotoisia pulsseja U1, tapahtuu seuraavaa (kuva 3). Johtuen siitä, että pulssirintaman kesto ei voi olla äärettömän pieni, sekä transistorien inertian vuoksi, sillä hetkellä, kun eturintama toimii, tulee hetki, jolloin molemmat transistorit ovat avoimessa tilassa. Niiden läpi kulkee niin sanottu läpivirtaus, jonka arvo voi vaihdella yksiköistä kymmeniin milliampeereihin mikropiirin tyypistä ja virtalähteen jännitteestä riippuen. Lyhyet jännitepulssit U2 muodostuvat vastuksen yli. Lisäksi sekä rintaman että taantuman aikana.

Toisin sanoen alkuperäisten pulssien taajuus kaksinkertaistuu.

Vastuksen vastuksen ei tulisi olla korkea, jotta vältetään mikropiirielementtien toimintatilan häiriintyminen. Tämä tarkoittaa, että korkeataajuiseen lähtöön voidaan kytkeä matalaimpedanssinen kuorma, jonka resistanssi on 50...75 ohmia.

Tarkastelun generaattorin pulssien maksimiamplitudi suurtaajuuslähdössä on 100...150 mV, ja virtalähteestä kuluva virta ei ylitä 1,6 mA. Generaattori on suunniteltu käytettäväksi AF-vahvistimien, kolmen ohjelman kaiuttimien ja radiovastaanottimien testaamiseen LW- ja MW-kaistoilla.

CMOS-rakenteet

Kenttätransistori - puolijohdelaite, jonka läpi virtaa päävarauksenkuljettajien virtaus, jota säätelee poikittaissuuntainen sähkökenttä, joka syntyy hilan ja nielun tai portin ja lähteen väliin syötetyllä jännitteellä.

Koska kenttätransistoreiden toimintaperiaate perustuu samantyyppisten päävarauksenkuljettajien (elektronien tai reikien) liikkeeseen, tällaisia laitteita kutsutaan myös unipolaariseksi, jolloin ne eroavat bipolaarisista.

Kenttätransistorit luokitellaan ohjaus-p-n-liitoksella ja eristetyllä hilalla varustettuihin laitteisiin, ns. MOS-transistoreiksi (metal-dilectric-semiconductor), joita kutsutaan myös MOS-transistoreiksi (metal-oxide-semiconductor) ja jälkimmäisiksi. on jaettu transistoreihin, joissa on sisäänrakennettu kanava, ja laitteisiin, joissa on indusoitu kanava.

Kenttätransistorien pääparametreja ovat: tulovastus, transistorin sisäinen resistanssi, jota kutsutaan myös ulostuloksi, nieluportin ominaisuuden jyrkkyys, katkaisujännite ja jotkut muut.

Ohjaus-p-n-liitoksella varustettu kenttätransistori on kenttätransistori, jossa puolijohdelevyssä, esim. n-tyypissä, on vastakkaisissa päissä elektrodit (näyttö ja lähde), joiden avulla se liitetään ohjattuun. piiri. Ohjauspiiri on kytketty kolmanteen elektrodiin (porttiin) ja sen muodostaa alue, jolla on erityyppinen johtavuus, tässä tapauksessa p-tyyppi.

Tulopiiriin kuuluva teholähde luo yhdessä p-n-liitoksessa Käänteinen Jännite. Vahvistettujen värähtelyjen lähde sisältyy myös tulopiiriin. Kun tulojännite muuttuu, käänteinen jännite p-n-liitoksessa muuttuu, ja siksi tyhjennyskerroksen paksuus (n-kanava) muuttuu, eli sen alueen poikkileikkausala, jonka läpi päävirtaus virtaa. latauskuljettajien passit. Tätä aluetta kutsutaan kanavaksi.

CMOS-rakenteen erottuva piirre muihin MOS-rakenteisiin (N-MOS, P-MOS) verrattuna on sekä n- että p-kanavaisten kenttätransistorien läsnäolo; Tämän seurauksena CMOS-piireissä on enemmän suuri nopeus toimenpiteitä ja alhaisempi energiankulutus, mutta niille on ominaista monimutkaisempi valmistusprosessi ja pienempi pakkaustiheys.

Nykyaikaisten CMOS-sirujen (komplementaariset MOS-sirut) parametrit lähestyvät ihanteellisia. Ensinnäkin CMOS-sirun tyypillinen staattinen tehohäviö, joka johtuu vuotovirroista, on luokkaa 10 nW porttia kohti. Aktiivinen (tai dynaaminen) tehohäviö riippuu virransyöttöjännitteestä, kytkentätaajuudesta, lähtökuormasta ja tulosignaalin nousuajasta, mutta sen tyypillinen arvo yhdelle venttiilille taajuudella 1 MHz ja kuormalla, jonka kapasiteetti on 50 pF. ei yli 10 mW.

Toiseksi, vaikka signaalin etenemisen viiveaika CMOS-porteissa ei ole nolla, se on melko pieni. Tehonsyöttöjännitteestä riippuen signaalin etenemisviive tyypilliselle elementille on alueella 4-8 ns.

Kolmanneksi nousu- ja laskuajat ovat ohjattuja ja edustavat lineaarisia eikä askelfunktioita. Tyypillisesti ne ovat 20-40 % suuremmat kuin signaalin etenemisviive.

Lopuksi tyypillinen kohinansietoarvo on noin 45 % lähtösignaalin amplitudista.

Toinen tärkeä tekijä CMOS-sirujen eduksi on niiden alhaiset kustannukset, etenkin kun niitä käytetään kannettavissa laitteissa, jotka toimivat pienitehoisilla paristoilla.

Nykyaikaisten KR1554-, KR1564- ja KR1594-sarjojen CMOS-mikropiirien toiminnalliset sarjat sisältävät TTLSH-sarjan KR1533 (74ALS) ja K555 (74LS) mikropiirien täystoimintoiset vastineet, jotka ovat täysin yhteneväisiä sekä suoritetuissa toiminnoissa että A.L.:n pinoutissa. Odinets, Minsk, Sähköposti: [sähköposti suojattu](Sokka irti). Nykyaikaiset CMOS-mikropiirit, prototyyppeihinsä, K176- ja K561-sarjoihin verrattuna, kuluttavat huomattavasti vähemmän dynaamista tehoa ja ovat monta kertaa nopeampia suorituskyvyltään.

Piiriratkaisujen yksinkertaistamiseksi on kehitetty CMOS-sarjoja sekä TTL-tasojen tulokynnysjännitteillä (KR1594 ja jotkut muut) että CMOS-tasoilla (KR1554, KR1564 ja jotkut muut). Yleiskäyttöisten mikropiirien käyttölämpötila-alue on välillä -4°...+85°С ja -55...+125°С erikoismikropiireissä. Taulukko 1 esittää vertailun CMOS- ja TTL-sirujen tulo- ja lähtöominaisuuksista.

CMOS-sirujen ominaisuudet

Tämän osion tarkoituksena on antaa kehittäjälle digitaaliset järjestelmät tarvittavat tiedot digitaalisten CMOS-mikropiirien toiminnasta ja niiden käyttäytymisestä, kun ne altistuvat erilaisille ohjaussignaaleille. CMOS-mikropiirien suunnittelusta ja tuotantotekniikasta on kirjoitettu melko paljon, joten tänään tarkastelemme vain niiden piirisuunnittelun ominaisuuksia.

Taulukko 1. CMOS- ja TTL-piirien sähköisten parametrien vertailu

CMOS-peruspiiri on kuvan 1 mukainen invertteri. 1. Se koostuu kahdesta rikastustilassa toimivasta kenttätransistorista: P-tyypin kanavalla (ylempi) ja N-tyypin kanavalla (alempi). Virtanastat on merkitty seuraavasti: VDD tai Vcc positiiviselle nastalle ja Vss tai GND negatiiviselle nastalle. Nimet VDD ja Vcc on lainattu tavanomaisista MOS-piireistä ja symboloivat transistorien lähde- ja nieluvirtalähteitä. Ne eivät koske suoraan CMOS-piirejä, koska tehonastat ovat molempien komplementaaristen transistorien lähteitä. Nimitykset Vss tai GND on lainattu TTL-piireistä, ja tämä terminologia säilyy CMOS-siruille. Seuraavaksi ilmoitetaan nimitykset VCC ja GND.

Riisi. 1. Yksinkertaisin CMOS-invertteri

CMOS-järjestelmän logiikkatasot ovat Vcc (logiikka "1") ja GND (looginen "0"). Koska "päällä" olevassa MOS-transistorin sisällä kulkeva virta ei aiheuta käytännössä minkäänlaista jännitehäviötä sen yli ja CMOS-portin tuloresistanssi on erittäin korkea (MOS-transistorin tuloominaisuus on pääasiassa kapasitiivinen ja näyttää samanlaiselta kuin sen virta-jännite-ominaisuus jonka resistanssi on 1012 ohmia, ohitettu 5 pF:n kondensaattorilla), CMOS-järjestelmän logiikkatasot ovat melkein yhtä suuret kuin virtalähteen jännite.

Suosittelemme katsomaan MOSFETien ominaiskäyriä saadaksesi käsityksen siitä, kuinka nousu- ja laskuajat, etenemisviiveet ja tehohäviö muuttuvat virtalähteen jännitteen ja kuormakapasitanssin muutosten myötä.

Kuvassa Kuvassa 2 on esitetty rikastustilassa toimivien N- ja P-kanavaisten kenttätransistorien ominaiskäyrät.

Näistä ominaisuuksista seuraa useita tärkeitä johtopäätöksiä. Tarkastellaan N-kanavaisen transistorin käyrää, jonka porttilähdejännite on yhtä suuri kuin VGS = 15 V. On huomattava, että vakioohjausjännitteellä VGS transistori käyttäytyy virtalähteenä VDS-arvoilla (Drain-Source Voltage), jotka ovat suurempia kuin VGS-VT (MOS-transistorin kynnysjännite). Jos VDS-arvo on pienempi kuin VGS-VT, transistori käyttäytyy olennaisesti kuin vastus.

On myös huomattava, että VGS:n pienemmillä arvoilla käyrät ovat luonteeltaan samanlaisia, paitsi että IU:n (Drain-Source current) arvo on paljon pienempi ja itse asiassa IU kasvaa suhteessa neliöön. VGS:stä. P-kanavatransistorilla on lähes identtiset, mutta toisiaan täydentävät (täydentävät) ominaisuudet.

Ajettaessa kapasitiivista kuormaa CMOS-elementeillä, kuormaan kohdistetun jännitteen alkumuutos on lineaarinen, johtuen alkuosan "virta"-ominaiskäyrästä, joka saadaan pyöristämällä hallitseva resistiivinen ominaisuus, kun VDS-arvo poikkeaa vähän nollasta. . Suhteessa kuvassa näkyvään yksinkertaisimpaan CMOS-invertteriin. 1, kun jännite VDS laskee nollaan, lähtöjännite V0UT pyrkii GND:hen riippuen siitä, mikä transistori on auki: P-kanava vai N-kanava.

Jos Vcc ja siten VGS kasvatetaan, invertterin on kehitettävä suurempi jänniteamplitudi kondensaattorin yli. Kuitenkin samalla jännitteen lisäyksellä 1U:n kuormituskapasiteetti kasvaa jyrkästi VGS:n neliönä, ja siksi kuvan 2 mukaiset nousuajat ja etenemisviiveet. 3, vähennys.

Siten voidaan nähdä, että tietyllä mallilla ja siten kiinteällä kuormakapasitanssin arvolla tehonsyöttöjännitteen lisääminen parantaa järjestelmän suorituskykyä. Vcc:n lisääminen ei ainoastaan paranna suorituskykyä, vaan myös kahdesta komponentista koostuvan invertterin dynaamista tehoa. Ensinnäkin tämä on teho, joka kuluu latauskapasiteetin lataamiseen. Tämä tehohäviön komponentti on verrannollinen kuormituskapasitanssiin, invertterin kytkentätaajuuteen ja kuorman yli menevän jännitehäviön neliöön.

Riisi. 2. Lähtövirran Ids riippuvuus lähtöjännitteestä kolmelle erilaisia merkityksiä syöttöjännite Voo ja porttilähteen lähtöjännite Vos

Toinen komponentti invertterin hajottamasta tehosta johtuu siitä, että aina kun piiri vaihtaa tilasta toiseen, VCC>2VT, ilmestyy hetkeksi läpivirtaus Isw, joka virtaa Vcc:stä GND:hen kahden samanaikaisesti osittain avoimen lähdön kautta. transistorit.

Koska transistoreiden kynnysjännitteet eivät muutu Vcc:n kasvaessa, tulojännitealue, jolla ylempi ja alempi transistori ovat samanaikaisesti johtavassa tilassa, kasvaa Vcc:n kasvaessa. Samanaikaisesti suurempi Vcc-arvo antaa suurempia ohjausjännitteiden arvoja VGS, mikä johtaa myös virran Isw nousuun. Jos tulosignaalin nousuaika olisi kuitenkin nolla, lähtötransistoreiden läpi ei tulisi läpivirtaa. On selvää, että tulosignaalin reunojen nousu- ja laskuajat tulisi pitää minimissä tehohäviön vähentämiseksi.

Tarkastellaan kuinka invertterin siirto-ominaisuudet riippuvat syöttöjännitteestä Vcc(pnc. 5). Oletetaan, että molemmilla transistoreilla on identtiset, mutta toisiaan täydentävät (toisiaan täydentävät) ominaisuudet ja kynnysjännitteet. Jos Vcc on pienempi kuin 2VT kynnysjännite, mitään transistoreista ei voida kytkeä päälle ja piiri on suljettu tila. Kuvassa Kuvassa 5a on esitetty tilanne, jossa teholähteen jännite on täsmälleen sama kuin kynnysjännite. Tässä tapauksessa piirin tulee toimia 100 % hystereesillä. Tämä ei kuitenkaan ole aivan hystereesi, koska molemmat lähtötransistorit on kytketty pois päältä ja lähtöjännite ylläpidetään hilakapasitanssien poikki piireistä myötävirtaan. Jos Vcc on yhden tai kahden kynnysjännitteen sisällä (kuva 56), "hystereesin" määrä vähenee, kun Vcc lähestyy arvoa, joka vastaa 2VT:tä (kuva 5c). Kahta kynnysjännitettä vastaavalla jännitteellä Vcc ei ole ”hystereesiä”, eikä myöskään transistorien läpi kulkevaa virtaa kytkentähetkellä. Kun Vcc:n arvo ylittää kaksi kynnysjännitettä, siirron ominaiskäyrät alkavat pyöristyä (kuva 5d). Kun Vm kulkee alueen läpi, jossa molemmat transistorit ovat auki, transistorikanavissa kulkevat virrat aiheuttavat jännitehäviöitä, mikä pyöristää ominaisuuksia.

Kun harkitaan CMOS-järjestelmää kohinansietokyvylle, on syytä pitää mielessä ainakin kaksi ominaisuutta: kohinansieto ja kohinamarginaali.

Riisi. H. Nousu- ja laskuaikojen ja etenemisviiveiden mittaaminen CMOS-järjestelmässä

Nykyaikaisten CMOS-piirien tyypillinen kohinansietoarvo on 0,45 Vcc. Tämä tarkoittaa, että väärä tulosignaali, joka eroaa Vcc:stä tai GND:stä 0,45 Vcc:llä tai vähemmän, ei etene järjestelmän läpi viallisena logiikkatasona. Tyypillisesti tällainen signaali ei muuta logiikkaelementin lähtötilaa. Flip-flopissa esimerkiksi väärä kellopulssi, jonka amplitudi on 0,45 Vcc, ei muuta tilaansa.

Tämä ei tarkoita, että signaalia ei näy piirin lähdössä. Itse asiassa häiriösignaalin vaikutuksen seurauksena invertterin lähdössä ilmestyy lähtösignaali, mutta sen amplitudi heikkenee. Kun signaali etenee digitaalisen järjestelmän läpi, seuraavat piirit heikentävät edelleen signaalia, kunnes se katoaa kokonaan.

Riisi. 4. CMOS-piirin taattu kohinansietomarginaali lämpötila-alueella syöttöjännitteen V funktiona

CMOS-sirun valmistaja takaa myös 1 V:n kohinamarginaalin koko syöttöjännitteiden ja lämpötilojen alueella ja kaikille tulojen yhdistelmille. Tämä on vain poikkeama kohinansietoominaisuudesta. Toisin sanoen tästä ominaisuudesta seuraa, että jotta piirin voltteina ilmaistu lähtösignaali olisi 0,1 Vcc:n sisällä vastaavan loogisen tason arvosta ("nolla" tai "yksi"), tulosignaali ei saa olla ylittää arvon 0 ,1 Vcc plus 1 V maanpinnan yläpuolella tai tehotason alapuolella. Graafisesti tämä tilanne on esitetty kuvassa. 4.

Esimerkiksi tavallisissa TTL-piireissä kohinamarginaali on 0,4 V (kuva 6).

CMOS-sirujen sovellusominaisuuksien analyysi

Kuva 5 Siirtoominaisuudet syöttöjännitteen Vcc eri arvoille

Tässä osiossa käsitellään erilaisia tilanteita, joita syntyy CMOS-siruja käyttäviä digitaalisia järjestelmiä kehitettäessä: käyttämättömät tulot, elementtien rinnakkaiskytkentä kuormituskapasiteetin lisäämiseksi, dataväylien johdotus, koordinointi muiden perheiden logiikkaelementtien kanssa.

Riisi. 6. Logiikkatason jännitealueen taatut arvot TTL-piireille lämpötila-alueella syöttöjännitteen V funktiona

Käyttämättömiä nastoja tai yksinkertaisemmin sanottuna käyttämättömiä tuloja ei saa jättää kytkemättä. Erittäin suuren tuloresistanssin (1012 ohmia) vuoksi kelluva tulo voi ajautua loogisen nollan ja loogisen ykkösen välillä, mikä luo arvaamatonta piirin lähtökäyttäytymistä ja siihen liittyviä järjestelmäongelmia. Kaikki käyttämättömät tulot on kytkettävä virtakiskoon, "yhteiseen" johtoon tai muuhun käyttökelpoiseen tuloon. Ratkaisun valinta ei ole sattumaa, koska on tarpeen ottaa huomioon mahdollinen vaikutus piirin lähtökuormitukseen. Tarkastellaan esimerkiksi nelituloista 4I-NOT-porttia, jota käytetään kaksituloisena logiikkaporttina 2I-NOT. Sen sisäinen rakenne on esitetty kuvassa. 7.

Olkoon tulot A ja B käyttämättömiä tuloja. Jos käyttämättömät tulot on kytketty kiinteälle korkealle logiikkatasolle, tulot A ja B kytketään tehoväylään, jotta muut tulot voivat toimia. Tämä käynnistää alemmat A- ja B-transistorit ja sammuttaa vastaavat ylemmän A- ja B-transistorit. Tässä tapauksessa enintään kaksi ylempää transistoria voidaan kytkeä päälle samanaikaisesti. Jos tulot A ja B on kytketty tuloon C, tulokapasitanssi kolminkertaistuu, mutta joka kerta kun tulo C menee logiikkanollaan, ylimmät transistorit A, B ja C kytkeytyvät päälle kolminkertaistaen logiikan maksimilähtövirran arvon. yksi. Jos tulo D vastaanottaa myös loogisen nollatason, kaikki neljä ylempää transistoria kytkeytyvät päälle. Näin ollen NAND-elementin käyttämättömien tulojen kytkeminen tehoväylään (OR-EI "yhteiseen" johtoon) kytkee ne päälle, mutta käyttämättömien tulojen kytkeminen muihin käytettyihin tuloihin takaa loogisen "yhden" ulostulovirran kasvun. ”-taso, kun kyseessä on elementti AND-NOT (tai lähtövirta, joka on loogisen ”nollan” tasolla, kun kyseessä on OR-NOT-elementti).

Logiikkaelementin tyypistä riippuen tulojen yhdistäminen takaa kuormituskyvyn kasvun joko vuoto- tai uppovirroille, mutta ei molemmille samanaikaisesti. Kahden lähtövirran kasvun takaamiseksi on tarpeen kytkeä useita logiikkaelementtejä rinnan (kuva 8). Tässä tapauksessa kuormituskapasiteetin lisäys saavutetaan kytkemällä rinnakkain useita transistoriketjuja (kuva 7), mikä lisää vastaavaa lähtövirtaa.

Riisi. 7. Nelituloinen looginen elementti 4I-NOT, osa KR1561LA1-mikropiiriä

Dataväylien johdotukseen on kaksi päämenetelmää. Ensimmäinen menetelmä on tavanomaisten CMOS-puskurielementtien (esimerkiksi K561LN2) rinnakkaiskytkentä. Ja toinen, edullisin tapa, on yhdistää elementit kolmella lähtötilalla.

Artikkelin ovat toimittaneet Electronics-lehden toimittajat. Voit lukea muita artikkeleita Elektroniikka-lehdestä

CMOS Logic Gates

Yllä esitettyjen elementtien vastaavat piirit voidaan saada käyttämällä vain PMOS-transistoreja. Suurin kiinnostus on kuitenkin PMOS- ja NMOS-transistorien yhdistetty käyttö. Tämä tekniikka on nykyään suosituin ja sitä kutsutaan CMOS-tekniikaksi. Hän tarjoaa maksimi suorituskyky elementtien toiminta alhaisella virrankulutuksella verrattuna kaikkiin muihin tekniikoihin.

NMOS-piireissä logiikkatoiminnot toteutettiin yhdistämällä NMOS-transistorikytkennät yhdistettynä virtaa rajoittavaan elementtiin.

Koska Koska kaikki NMOS-transistoreille rakennetut elementit toteuttavat negatiivisia toimintoja (NOT, NOR, NAND), ne voidaan esittää perinteisesti kuvan 1.9 lohkokaavion mukaisesti.

Kuva 1.9 - NMOS-piirin rakenne

Tässä tapauksessa kaikki transistoripiirit yhdistetään PDN (Pull-down Network) -lohkoksi - negatiiviseksi logiikkalohkoksi. Suorien loogisten toimintojen toteuttamiseksi on tarpeen yhdistää kaksi negatiivista elementtiä, mikä heikentää koko elementin suorituskykyä kokonaisuutena. CMOS-piirien konsepti perustuu suorien toimintojen (AND, OR) toteuttamiseen PMOS-transistoreissa siten, että suorat logiikkalohkot (PUN - Pull-up Network) ja negatiiviset logiikkalohkot (PDN - Pull-down Network) ovat täydentävät toisiaan. Sitten logiikka piiri, joka toteuttaa tyypillisen loogisen elementin, on muodoltaan kuvan 1.10 mukainen.

Kuva 1.10 - CMOS-piirin rakenne

Kaikille tulosignaalien yhdistelmälle PDN asettaa loogisen nollatason lähtöön Vf tai PUN asettaa loogisen yhden tason tälle lähdölle. PDN:ssä ja PUN:ssa on sama määrä transistoreita, jotka on sijoitettu siten, että kaksi lohkoa toimivat rinnakkain. Kun PDN koostuu sarjaan kytketyistä NMOS-transistoreista, PUN on rakennettu rinnakkain kytketyistä PMOS-transistoreista ja päinvastoin.

Yksinkertaisin esimerkki CMOS-piiristä, invertteri, on esitetty kuvassa 1.11.

Kuva 1.11 - CMOS-invertterin toteutus

Kun signaali V x = 0 V, transistori T2 on pois päältä ja transistori T1 on päällä. Siksi V f = 5V, ja koska T2 on suljettu, transistorien läpi ei kulje virtaa. Kun V x = 5V, niin T2 on auki ja T1 kiinni. Siten V f = 0V, eikä virtapiirissä ole edelleenkään virtaa, koska transistori T1 on kiinni. Tämä ominaisuus koskee kaikkia CMOS-piirejä – logiikkaelementit eivät kuluta käytännössä lainkaan virtaa staattisessa tilassa. Tällaisissa piireissä virta kulkee vain elementtien kytkennän aikana (siksi, kun tällä tekniikalla rakennettujen laitteiden toimintataajuus kasvaa, myös energiankulutus kasvaa). Tämän seurauksena CMOS-piireistä on tullut suosituin tekniikka digitaalisten logiikkalaitteiden toteuttamiseen.

Kuva 1.12 esittää periaatetta sähkökaavio CMOS NAND portti. Tämän elementin toteutus on samanlainen kuin kuvan 1.5 NMOS-piiri, paitsi että virranrajoitusvastus on korvattu PUN-lohkolla, joka koostuu kahdesta rinnakkain kytketystä PMOS-transistorista. Kuvan totuustaulukko näyttää kunkin neljän transistorin tilan kullekin tulojen x 1 ja x 2 loogiselle yhdistelmälle. On helppo varmistaa, että tämä piiri toteuttaa loogisen NAND-toiminnon. SISÄÄN staattinen tila ei ole polkua virralle V DD:stä Gnd:hen.

Kuva 1.12 - NAND-portin CMOS-toteutus

Kuvan 1.12 piiri voidaan johtaa loogisesta lausekkeesta, joka määrittelee loogisen NAND-funktion, . Tämä lauseke määrittelee ehdot, joissa f= 1; siksi se määrittää PUN-lohkon käyttäytymisen. Koska tämä lohko koostuu PMOS-transistoreista, jotka kytkeytyvät päälle, kun niiden tuloihin sovelletaan loogista nollaa, tulomuuttuja x i avaa transistorin, jos x i =0. De Morganin säännön mukaan meillä on:

Täten f = 1, kun joko tulo x 1 tai tulo x 2 on looginen nolla, mikä tarkoittaa, että PUN:ssa on oltava kaksi PMOS-transistoria kytkettynä rinnakkain. PDN-lohkon tulee täydentää funktiota f, jonka muoto on:

f = x 1 x 2

Toiminto f = 1, kun molemmat tulot x 1 ja x 2 ovat 1, joten PDN-lohkossa on oltava kaksi sarjaan kytkettyä NMOS-transistoria.

NOR-portin CMOS-toteutuksen piiri voidaan johtaa Boolen lausekkeesta.

Logiikkatasot kmop. Digitaaliset logiikkasirut on valmistettu täydentävillä mosfeed-transistoreilla (cmop-siruilla). Minimoi järjestelmän tehohäviön

TTL

CMOS

CMOS-sirujen ominaisuudet

CMOS-sirujen sovellusominaisuuksien analyysi

CMOS Logic Gates

Lisää tästä aiheesta:

Muut artikkelit: