Kmopin tärkeimmät elementit. Digitaaliset logiikkasirut on valmistettu täydentävillä mosfeed-transistoreilla (cmop-siruilla). Harjoituspaketti

Perimmäinen ero CMOS-piirien ja nMOS-tekniikan välillä on sen puuttuminen aktiiviset vastukset. Pari transistorit eri tyyppejä kanava. Transistorit, joissa on p-tyyppinen kanava, liitetään substraatilla virtalähteeseen, joten kanavan muodostuminen niissä tapahtuu, kun substraatin ja hilan välinen potentiaaliero on riittävän suuri ja portin potentiaalin tulee olla negatiivinen. substraattiin nähden. Tämä tila varmistetaan kohdistamalla portille maapotentiaali (eli looginen 0). Transistorit, joissa on n-tyyppinen kanava, on liitetty substraatilla maahan, joten kanavan muodostuminen niissä tapahtuu, kun hilaan kohdistetaan teholähdepotentiaali (eli looginen 1). Samanaikainen syöttö tällaisille transistoreille eri tyyppejä Loogisen nollan tai loogisen ykkösen kanavat johtavat siihen, että parin yksi transistori on välttämättä avoin ja toinen suljettu. Näin luodaan olosuhteet lähdön kytkemiselle joko virtalähteeseen tai maahan.

Eli yksinkertaisimmassa tapauksessa vaihtosuuntaajapiirin (kuva 16.10) kohdalla A = 0 transistori VT1 on auki ja VT2 kiinni. Näin ollen piirin F lähtö kytketään kanavan VT1 kautta virtalähteeseen, joka vastaa loogista yksitilaa: F=1. Kun A=1, transistori VT1 on kiinni (portilla ja substraatilla on samat potentiaalit) ja VT2 on auki. Siksi piirin F lähtö kytketään transistorin VT2 kanavan kautta maahan. Tämä vastaa loogista nollatilaa: F=0.

Looginen lisäys (kuva 16.11) suoritetaan johtuen sarjaliitäntä transistorien VT1 ja VT2 p-kanavat. Kun vähintään yksi yksikkö toimitetaan, näille transistoreille ei muodostu yhtä kanavaa. Samanaikaisesti VT3:n ja VT4:n rinnakkaisliitännän ansiosta vastaava transistori piirin alaosassa avautuu, mikä varmistaa lähdön F kytkemisen maahan. Osoittautuu F=0, kun käytetään vähintään yhtä loogista 1:tä - tämä on TAI-EI-sääntö.

NAND-toiminto suoritetaan VT1:n ja VT2:n rinnakkaiskytkennällä piirin yläosassa ja VT3:n ja VT4:n sarjaliitännän kautta alaosassa (kuva 16.12). Kun nollaa käytetään vähintään yhteen syötteeseen yksi kanava VT3:ssa ja VT4:ssä ei synny, lähtö irrotetaan maasta. Samanaikaisesti vähintään yksi transistori piirin yläosassa (jonka hilalle on asetettu looginen nolla) muodostaa lähdön F kytkennän virtalähteeseen: F = 1, kun vähintään yksi nolla on kytketty - JA-EI-sääntö.

Lyhyt yhteenveto

Riippuen elementtipohja, erottaa erilaisia ​​teknologioita tuottanut IC. Tärkeimmät niistä ovat TTL bipolaarisissa transistoreissa ja nMOS ja CMOS päällä kenttätransistorit.

Avainkäsitteet

nMOS-tekniikkaa kenttätransistorit n-tyypin indusoidulla kanavalla.

3-tilan puskuri– TTL-piirin lähtöosa, joka tarjoaa mahdollisuuden siirtyä kolmanteen, suuren impedanssin tilaan.

CMOS-tekniikkaa- IC tuotantotekniikka perustuu kenttäefektitransistorit molempien sähkönjohtavuustyyppien kanavilla.

Avoin keräilijä– mahdollisuus TTL-elementtien puskuriosan toteuttamiseen ilman vastusta kuormapiirissä, joka poistetaan piirin ulkopuolelle.

Resistiiviset kuormituspiirit– TTL-piirit, joissa puskuripiirin tilan määrää ei yhden, vaan kahden transistorin tila.

Transistori-transistori logiikka– bipolaarisiin transistoreihin perustuvien mikropiirien tuotantotekniikka.

Hyväksytyt lyhenteet

CMOS - komplementaarinen, metalli, oksidi, puolijohde

Harjoituspaketti

Harjoitukset luennolle 16

Harjoitus 1

Vaihtoehto 1 harjoitukselle 1.Piirrä 3-tuloisen NOR-elementin piiri nMOS-tekniikalla.

Vaihtoehto 2 harjoitukselle 1.Piirrä 3-tuloisen NAND-elementin piiri nMOS-tekniikalla.

Vaihtoehto 3 harjoitukselle 1.Piirrä 4-tuloisen NOR-elementin piiri nMOS-tekniikalla.

Harjoitus 2

Vaihtoehto 1 harjoitukselle 2.Piirrä 3-tuloisen NOR-portin piiri CMOS-tekniikalla.

Vaihtoehto 2 harjoitukselle 2.Piirrä 3-tuloisen NAND-portin piiri CMOS-tekniikalla.

Vaihtoehto 3 harjoitukselle 2.Piirrä 4-tuloisen NOR-portin piiri CMOS-tekniikalla.

Harjoitus 3

Vaihtoehto 1 harjoitukselle 3.Piirrä 3-tuloisen NOR-elementin piiri TTL-tekniikalla.

Vaihtoehto 2 harjoitukselle 3.Piirrä kaavio 3-tuloisesta NAND-elementistä TTL-tekniikalla.

Vaihtoehto 3 harjoitukselle 3.Piirrä 4-tuloisen NOR-elementin piiri TTL-tekniikalla.

Harjoitus 4

Vaihtoehto 1 harjoitukselle 4.Piirrä 3-tuloisen TAI-elementin piiri nMOS-tekniikalla.

Vaihtoehto 2 harjoitukselle 4.Piirrä 3-tuloisen AND-elementin piiri nMOS-tekniikalla.

Vaihtoehto 3 harjoitukselle 4.Piirrä 4-tuloisen TAI-elementin piiri nMOS-tekniikalla.

Harjoitus 5

Vaihtoehto 1 harjoitukselle 5.Piirrä 3-tuloisen TAI-portin piiri CMOS-tekniikalla.

Vaihtoehto 2 harjoitukselle 5.Piirrä piirikaavio 3-tuloisesta AND-elementistä CMOS-tekniikalla.

Vaihtoehto 3 harjoitukselle 5.Piirrä 4-tuloisen TAI-portin piiri CMOS-tekniikalla.

Harjoitus 6

Vaihtoehto 1 harjoitukselle 6.Piirrä 3-tuloisen TAI-elementin piiri TTL-tekniikalla.

Vaihtoehto 2 harjoitukselle 6.Piirrä 3-tuloisen AND-elementin piiri TTL-tekniikalla.

Vaihtoehto 3 harjoitukselle 6.Piirrä 4-tuloisen TAI-elementin piiri TTL-tekniikalla.

Harjoitus 7

Vaihtoehto 1 harjoitukselle 7.Piirrä kaavio 2I-OR-NOT-elementistä TTL-tekniikalla.

Vaihtoehto 2 harjoitukselle 7.Piirrä kaavio 2I-OR-NOT-elementistä CMOS-tekniikalla.

Vaihtoehto 3 harjoitukselle 7.Piirrä kaavio 2AND-OR-NOT-elementistä nMOS-tekniikalla.

Harjoitus 8

Vaihtoehto 1 harjoitukselle 8.Piirrä 3-tuloisen NOR-portin piiri 3-tilapuskurilla.

Vaihtoehto 2 harjoitukselle 8.Piirrä 3-tuloisen NAND-portin piiri avoimella kollektorilla.

Vaihtoehto 3 harjoitukselle 8.Piirrä 3-tuloisen TAI-portin piiri 3-tilapuskurilla.

CMOS Logic Gates

Yllä esitettyjen elementtien vastaavat piirit voidaan saada käyttämällä vain PMOS-transistoreja. Suurin kiinnostus on kuitenkin PMOS- ja NMOS-transistorien yhdistetty käyttö. Tämä tekniikka on nykyään suosituin ja sitä kutsutaan CMOS-tekniikaksi. Hän tarjoaa maksimi suorituskyky elementtien toiminta alhaisella virrankulutuksella verrattuna kaikkiin muihin tekniikoihin.

NMOS-piireissä logiikkatoiminnot toteutettiin yhdistämällä NMOS-transistorikytkennät yhdistettynä virtaa rajoittavaan elementtiin.

Koska Koska kaikki NMOS-transistoreille rakennetut elementit toteuttavat negatiivisia toimintoja (NOT, NOR, NAND), ne voidaan esittää perinteisesti kuvan 1.9 lohkokaavion mukaisesti.

Kuva 1.9 - NMOS-piirin rakenne

Tässä tapauksessa kaikki transistoripiirit yhdistetään PDN (Pull-down Network) -lohkoksi - negatiiviseksi logiikkalohkoksi. Suorien loogisten toimintojen toteuttamiseksi on tarpeen yhdistää kaksi negatiivisia elementtejä, mikä heikentää koko elementin suorituskykyä kokonaisuutena. CMOS-piirien konsepti perustuu suorien toimintojen (AND, OR) toteuttamiseen PMOS-transistoreissa siten, että suorat logiikkalohkot (PUN - Pull-up Network) ja negatiiviset logiikkalohkot (PDN - Pull-down Network) ovat täydentävät toisiaan. Sitten logiikka piiri, joka toteuttaa tyypillisen loogisen elementin, on muodoltaan kuvan 1.10 mukainen.

Kuva 1.10 - CMOS-piirin rakenne

Kaikille tulosignaalien yhdistelmälle PDN asettaa loogisen nollatason lähtöön Vf tai PUN asettaa loogisen yhden tason tälle lähdölle. PDN:ssä ja PUN:ssa on sama määrä transistoreita, jotka on sijoitettu siten, että kaksi lohkoa toimivat rinnakkain. Kun PDN koostuu sarjaan kytketyistä NMOS-transistoreista, PUN on rakennettu rinnakkain kytketyistä PMOS-transistoreista ja päinvastoin.

Yksinkertaisin esimerkki CMOS-piiristä, invertteri, on esitetty kuvassa 1.11.

Kuva 1.11 - CMOS-invertterin toteutus

Kun signaali V x = 0 V, transistori T2 on pois päältä ja transistori T1 on päällä. Siksi V f = 5V, ja koska T2 on suljettu, transistorien läpi ei kulje virtaa. Kun V x = 5V, niin T2 on auki ja T1 kiinni. Siten V f = 0V, eikä virtapiirissä ole edelleenkään virtaa, koska transistori T1 on kiinni. Tämä ominaisuus koskee kaikkia CMOS-piirejä – logiikkaelementit eivät kuluta käytännössä lainkaan virtaa staattisessa tilassa. Tällaisissa piireissä virtaa vain elementtien kytkennän aikana (siksi, kun tällä tekniikalla rakennettujen laitteiden toimintataajuus kasvaa, myös energiankulutus kasvaa). Tämän seurauksena CMOS-piireistä on tullut suosituin tekniikka digitaalisten logiikkalaitteiden toteuttamiseen.

Kuva 1.12 esittää periaatetta sähkökaavio CMOS NAND portti. Tämän elementin toteutus on samanlainen kuin kuvan 1.5 NMOS-piiri, paitsi että virranrajoitusvastus on korvattu PUN-lohkolla, joka koostuu kahdesta rinnakkain kytketystä PMOS-transistorista. Kuvan totuustaulukko näyttää kunkin neljän transistorin tilan kullekin tulojen x 1 ja x 2 loogiselle yhdistelmälle. Se on helppo tarkistaa tämä kaava toteuttaa loogisen JA-EI-funktion. SISÄÄN staattinen tila ei ole polkua virralle V DD:stä Gnd:hen.

Kuva 1.12 - NAND-portin CMOS-toteutus

Kuvan 1.12 kaavio voidaan saada perustuen looginen ilmaus, joka määrittää loogisen funktion NAND, . Tämä lauseke määrittelee ehdot, joissa f= 1; siksi se määrittää PUN-lohkon käyttäytymisen. Koska tämä lohko koostuu PMOS-transistoreista, jotka kytkeytyvät päälle, kun niiden tuloihin sovelletaan loogista nollaa, tulomuuttuja x i avaa transistorin, jos x i =0. De Morganin säännön mukaan meillä on:

Täten f = 1, kun joko tulo x 1 tai tulo x 2 on looginen nolla, mikä tarkoittaa, että PUN:ssa on oltava kaksi PMOS-transistoria kytkettynä rinnakkain. PDN-lohkon tulee täydentää funktiota f, jonka muoto on:

f = x 1 x 2

Toiminto f = 1, kun molemmat tulot x 1 ja x 2 ovat 1, joten PDN-lohkossa on oltava kaksi sarjaan kytkettyä NMOS-transistoria.

NOR-portin CMOS-toteutuksen piiri voidaan johtaa Boolen lausekkeesta.

JOHDANTO

Puhutaanpa ihanteellisen logiikkasirujen perheen ominaisuuksista. Niiden ei tarvitse haihduttaa tehoa, niillä ei saa olla etenemisviivettä, säädettävät signaalin nousu- ja laskuajat ja niiden kohinansieto vastaa 50 % lähtösignaalin heilahtelusta.

Nykyaikaisten CMOS-sirujen (complementary MOS) parametrit lähestyvät näitä ihanteellisia ominaisuuksia.

Ensinnäkin CMOS-sirut haihtuvat virta vähissä. Tyypillinen staattinen tehohäviö on luokkaa 10 nV venttiiliä kohti, mikä syntyy vuotovirroista. Aktiivinen (tai dynaaminen) tehohäviö riippuu virtalähteen jännitteestä, taajuudesta, lähtökuormasta ja nousuajasta tulosignaali, mutta sen tyypillinen arvo yhdelle portille taajuudella 1 MHz ja kuormalla, jonka kapasiteetti on 50 pF, ei ylitä 10 mW.

Toiseksi signaalin etenemisviive CMOS-porteissa, vaikka se ei ole nolla, on melko pieni. Tehonsyöttöjännitteestä riippuen signaalin etenemisviive tyypilliselle elementille on 25-50 ns.

Kolmanneksi nousu- ja laskuajat ovat kontrolloituja ja edustavat lineaarisia eikä askelfunktioita. Tyypillisesti nousu- ja laskuajat ovat 20-40 % suuria arvoja kuin signaalin etenemisviive.

Lopuksi tyypillinen kohinansietoarvo lähestyy 50 % ja on noin 45 % lähtösignaalin amplitudista.

Aika monta muutakin tärkeä tekijä Yksi CMOS-sirujen eduista on niiden alhaiset kustannukset, varsinkin kun niitä käytetään kannettavissa laitteissa, jotka toimivat pienitehoisilla paristoilla.

CMOS-siruille rakennettujen järjestelmien virtalähteet voivat olla vähätehoisia ja sen seurauksena edullisia. Pienen virrankulutuksen ansiosta tehoosajärjestelmä voi olla yksinkertaisempi ja siten halvempi. Pattereille ja tuulettimille ei ole tarvetta alhaisen tehohäviön vuoksi. Jatkuva parantaminen teknisiä prosesseja, sekä tuotantomäärien kasvu ja valmistettujen CMOS-mikropiirien valikoiman laajentaminen johtavat niiden kustannusten laskuun.

CMOS-logiikkasiruja on monia sarjoja. Ensimmäinen niistä oli K176-sarja, sitten K561 (CD4000AN) ja KR1561 (CD4000BN), mutta toiminnalliset sarjat saivat suurimman kehityksen sarjoissa KR1554 (74ACxx), KR1564 (74HCxx) ja KR1594 (74ACTxx).

KR1554-, KR1564- ja KR1594-sarjojen nykyaikaisten CMOS-mikropiirien toiminnalliset sarjat sisältävät TTLSH-sarjan KR1533 (74ALS) ja K555 (74LS) mikropiirien täystoimintoiset vastineet, jotka ovat täysin yhtenevät sekä suoritetuissa toiminnoissa että pinoutissa. Nykyaikaiset CMOS-mikropiirit, prototyyppeihinsä, K176- ja K561-sarjoihin verrattuna, kuluttavat huomattavasti vähemmän dynaamista tehoa ja ovat monta kertaa nopeampia suorituskyvyltään.

Piiriratkaisujen yksinkertaistamiseksi on kehitetty CMOS-sarjoja tulokynnysjännitteillä TTL-tasoilla (KR1594 ja jotkut muut) ja CMOS-tasoilla (KR1554, KR1564 ja jotkut muut). Yleiskäyttöisten mikropiirien käyttölämpötila-alue on -40-+85C ja erikoissovelluksissa -55-+125C. Taulukossa Kuva 1 esittää CMOS- ja TTLSH-mikropiirien tulo- ja lähtöominaisuuksien vertailua.

Taulukko 1. Vertailu sähköiset parametrit CMOS- ja TTLSH-piirit

CMOS-SIRUJEN OMINAISUUDET

Tämän osion tarkoituksena on tarjota järjestelmän kehittäjälle tarvittavat tiedot kuinka digitaaliset CMOS-mikropiirit toimivat ja käyttäytyvät, kun ne altistuvat erilaisille ohjaussignaaleille. CMOS-mikropiirien suunnittelusta ja tuotantotekniikasta on kirjoitettu melko paljon, joten tässä tarkastellaan vain tämän perheen mikropiirien piirisuunnittelun ominaisuuksia.

CMOS-peruspiiri on kuvan 1 mukainen invertteri. 1. Se koostuu kahdesta rikastustilassa toimivasta kenttätransistorista: P-tyypin kanavalla (ylempi) ja N-tyypin kanavalla (alempi). Virtanastat on merkitty seuraavasti: VDD tai VCC positiiviselle nastalle ja VSS tai GND negatiiviselle nastalle. Nimet VDD ja VCC on lainattu tavanomaisista MOS-piireistä ja symboloivat transistorien lähde- ja nieluvirtalähteitä. Ne eivät koske suoraan CMOS-piirejä, koska virtanastat ovat molempien lähteitä komplementaariset transistorit. Nimitykset VSS tai GND on lainattu TTL-piireistä, ja tämä terminologia säilyy CMOS-siruille. Seuraavaksi ilmoitetaan nimitykset VCC ja GND.

CMOS-järjestelmän logiikkatasot ovat VCC (looginen "1") ja GND (looginen "0"). Koska "on" MOSFETissä kulkeva virta ei aiheuta käytännössä minkäänlaista jännitehäviötä sen yli ja koska CMOS-portin tuloresistanssi on erittäin korkea (MOSFETin tuloominaisuus on pääasiassa kapasitiivinen ja näyttää samanlaiselta kuin 1012 ohmin MOSFET , jota ohjaa 5 pF kondensaattori), CMOS-järjestelmän logiikkatasot ovat melkein yhtä suuret kuin virtalähteen jännite.

Katsotaan nyt MOSFETien ominaiskäyriä saadaksesi käsityksen siitä, kuinka nousu- ja laskuajat, etenemisviiveet ja tehohäviö muuttuvat virtalähteen jännitteen ja kuormakapasitanssin muuttuessa.

Kuvassa Kuvassa 2 on esitetty rikastustilassa toimivien N- ja P-kanavaisten kenttätransistorien ominaiskäyrät.

Näistä ominaisuuksista seuraa luku tärkeitä johtopäätöksiä. Tarkastellaan N-kanavaisen transistorin käyrää, jonka hilalähdejännite on yhtä suuri kuin VGS = 15 V. On huomattava, että vakioohjausjännitteellä VGS transistori toimii virtalähteenä VDS-arvoille (Drain- Lähdejännite) suurempi kuin VGS-VT (VT on MOSFETin kynnysjännite). Jos VDS-arvo on pienempi kuin VGS-VT, transistori käyttäytyy olennaisesti kuin vastus.

On myös huomattava, että pienemmillä VGS-arvoilla käyrät ovat samanlaisia, paitsi että IDS-arvo on paljon pienempi ja itse asiassa IDS kasvaa VGS:n neliön mukana. P-kanavatransistorilla on lähes identtiset, mutta toisiaan täydentävät (täydentävät) ominaisuudet.

Käytettäessä kapasitiivista kuormaa CMOS-elementeillä, kuormaan kohdistetun jännitteen alkumuutos on lineaarinen, johtuen alkuosan "virta"-ominaisuudesta, joka saadaan pyöristämällä vallitseva resistiivinen ominaisuus, kun VDS-arvo poikkeaa. vähän nollasta. Suhteessa kuvassa näkyvään yksinkertaisimpaan CMOS-invertteriin. 1, kun VDS laskee nollaan, lähtöjännite VOUT pyrkii VCC:hen tai GND:hen riippuen siitä, onko transistori P-kanavainen vai N-kanavainen.

Jos VCC:tä ja siten VGS:ää lisätään, invertterin on kehitettävä suurempi jänniteamplitudi kondensaattorin yli. Kuitenkin samalla jännitteen lisäyksellä IDS:n kuormituskyky kasvaa jyrkästi VGS:n neliönä, ja siksi myös kuvan 2 mukaiset nousuajat ja etenemisviiveet. 3, vähennys.

Siten voidaan nähdä, että tietyllä mallilla ja siten kiinteällä kuormakapasitanssin arvolla tehonsyöttöjännitteen lisääminen lisää järjestelmän suorituskykyä. VCC:n lisääminen parantaa suorituskykyä, mutta myös tehonhäviötä. Tämä on totta kahdesta syystä. Ensinnäkin tuote CV2f ja siten teho kasvavat. Tämä on teho, joka hajoaa CMOS-piirissä tai missä tahansa vastaavassa piirissä edellä mainitusta syystä, kun käytetään kapasitiivista kuormaa.

Määritetyillä kuormakapasitanssin ja kytkentätaajuuden arvoilla tehohäviö kasvaa suhteessa kuorman ylittävän jännitehäviön neliöön.

Toinen syy on se, että VI-tuote tai tehohäviö CMOS-piirissä kasvaa teholähteen jännitteen VCC kasvaessa (jos VCC>2VT). Joka kerta kun piiri vaihtaa tilasta toiseen, VCC:stä GND:hen kulkee hetkellinen läpivirtaus kahden samanaikaisesti avoimen lähtötransistorin kautta.

Koska transistoreiden kynnysjännitteet eivät muutu VCC:n kasvaessa, tulojännitealue, jolla ylempi ja alempi transistori ovat samanaikaisesti johtavassa tilassa, kasvaa VCC:n kasvaessa. Samaan aikaan suurempi VCC-arvo antaa suurempia arvoja ohjausjännitteille VGS, mikä johtaa myös JDS-virtojen kasvuun. Tästä johtuen, jos tulosignaalin nousuaika olisi nolla, ei olisi läpivirtaa lähtötransistorien kautta VCC:stä GND:hen. Nämä virrat syntyvät, koska tulosignaalin reunoilla on äärellisen pienet nousu- ja laskuajat, ja siksi tulojännite vaatii tietyn äärettömän pienen ajan kulkeakseen alueen läpi, jolla kaksi lähtötransistoria kytketään päälle samanaikaisesti. Ilmeisesti tulosignaalin reunojen nousu- ja laskuaikojen tulisi olla minimaalisia tehohäviön vähentämiseksi.

Katsotaanpa siirto-ominaisuuksia (kuva 5) ja kuinka ne muuttuvat syöttöjännitteen VCC mukana. Oletetaan, että molemmilla yksinkertaisimman invertterimme transistoreilla on identtiset, mutta toisiaan täydentävät ominaisuudet ja kynnysjännitteet. Oletetaan, että kynnysjännitteet, VT, ovat 2V. Jos VCC on pienempi kuin 2 V:n kynnysjännite, mitään transistoreista ei voida kytkeä päälle ja piiri ei toimi. Kuvassa Kuvassa 5a on esitetty tilanne, jossa teholähteen jännite täsmälleen vastaa kynnysjännitettä. Tässä tapauksessa piirin tulee toimia 100 % hystereesillä. Tämä ei kuitenkaan ole aivan hystereesi, koska molemmat lähtötransistorit on kytketty pois päältä ja lähtöjännite ylläpidetään hilakapasitanssien poikki piireistä myötävirtaan. Jos VCC on yhden ja kahden kynnysjännitteen sisällä (kuva 5b), "hystereesin" määrä vähenee, kun VCC lähestyy arvoa, joka vastaa 2 VT:tä (kuva 5c). VCC-jännitteellä, joka vastaa kahta kynnysjännitettä, ei ole "hystereesiä"; kytkentähetkellä ei myöskään ole läpivirtaa kahden samanaikaisesti avoimen lähtötransistorin kautta. Kun VCC-arvo ylittää kaksi kynnysjännitettä, siirron ominaiskäyrät alkavat pyöristyä (kuva 5d). Kun VIN kulkee alueen läpi, jossa molemmat transistorit ovat auki, ts. johtavassa tilassa transistorien kanavissa kulkevat virrat aiheuttavat jännitehäviöitä, mikä pyöristää ominaisuuksia.

Kun tutkitaan CMOS-järjestelmän kohinaa, on otettava huomioon vähintään, kaksi ominaisuutta: melunsieto ja kohinamarginaali.

Nykyaikaisten CMOS-piirien tyypillinen kohinansietoarvo on 0,45 VCC. Tämä tarkoittaa, että väärä tulosignaali, joka on 0,45 VCC tai vähemmän, eri kuin VCC tai GND, ei etene järjestelmän läpi viallisena logiikkatasona. Tämä ei tarkoita, että signaalia ei näy ensimmäisen piirin lähdössä. Itse asiassa häiriösignaalille altistumisen seurauksena lähtösignaali ilmestyy ulostuloon, mutta sen amplitudi heikkenee. Kun tämä signaali etenee järjestelmän läpi, seuraavat piirit heikentävät sitä edelleen, kunnes se katoaa kokonaan. Tyypillisesti tällainen signaali ei muuta logiikkaelementin lähtötilaa. Perinteisessä flip-flopissa väärä sisääntulokellopulssi, jonka amplitudi on 0,45 VCC, ei muuta tilaansa.

CMOS-sirun valmistaja takaa myös 1 voltin melunsietomarginaalin koko syöttöjännitteiden ja lämpötilojen alueella ja kaikille tulojen yhdistelmille. Tämä on vain poikkeama kohinansietoominaisuudesta, jolle taataan erityinen tulo- ja lähtöjännitteiden sarja. Toisin sanoen tästä ominaisuudesta seuraa, että jotta piirin lähtösignaali voltteina ilmaistuna olisi 0,1 VCC:n sisällä vastaavan logiikkatason arvosta ("nolla" tai "yksi"), tulosignaali ei saa ylittää arvoa 0. 1VCC plus 1 voltti maanpinnan yläpuolella tai tehotason alapuolella. Graafisesti Tämä tilanne esitetty kuvassa. 4.

Nämä ominaisuudet muistuttavat hyvin tavallisten TTL-piirien kohinansietomarginaalia, joka on 0,4 V (kuva 6). Täydentääksemme kuvan lähtöjännitteen VOUT riippuvuudesta tulon VIN:stä, esitämme siirtokäyrät (kuva 5).

JÄRJESTELMÄN SOVELLUKSEN ANALYYSI

SISÄÄN Tämä alue Erilaisia ​​järjestelmäkehityksen aikana syntyviä tilanteita huomioidaan: käyttämättömät tulot, elementtien rinnakkaiskytkentä kuormituskapasiteetin lisäämiseksi, dataväylien johdotus, koordinointi muiden perheiden loogisten elementtien kanssa.

KÄYTTÄMÄTTÖMÄT TUOTTEET

Yksinkertaisesti sanottuna käyttämättömiä tuloja ei saa jättää kytkemättä. Erittäin suuren tuloresistanssin (1012 ohmia) vuoksi kelluva tulo voi ajautua loogisen nollan ja loogisen ykkösen välillä, mikä luo arvaamatonta piirin lähtökäyttäytymistä ja siihen liittyviä järjestelmäongelmia. Kaikki käyttämättömät tulot on kytkettävä tehoväylään, "yhteiseen" johtoon tai muuhun käyttökelpoiseen tuloon. Valinta ei ole ollenkaan satunnainen, koska mahdollinen vaikutus piirin lähtökuormitukseen tulee ottaa huomioon. Tarkastellaan esimerkiksi nelituloista 4NAND-porttia, jota käytetään kaksituloisena 2NAND-logiikkaporttina. Sen sisäinen rakenne on esitetty kuvassa. 7. Olkoon tulot A ja B käyttämättömiä tuloja.

Jos käyttämättömät tulot kytketään kiinteälle logiikkatasolle, tulot A ja B on kytkettävä tehokiskoon, jotta muut tulot voivat toimia. Tämä kytkee päälle alemmat A- ja B-transistorit ja sammuttaa vastaavat ylemmät A- ja B-transistorit. Tässä tapauksessa enintään kaksi ylempää transistoria voidaan kytkeä päälle samanaikaisesti. Kuitenkin, jos tulot A ja B on kytketty tuloon C, tulokapasitanssi kolminkertaistuu, mutta joka kerta kun tulo C menee loogiseen nollaan, ylimmät transistorit A, B ja C kytkeytyvät päälle kolminkertaistaen maksimilähtövirran loogisella ykkösellä. Jos tulo D vastaanottaa myös loogisen nollatason, kaikki neljä ylempää transistoria kytkeytyvät päälle. Näin ollen NAND-elementin käyttämättömien tulojen kytkeminen tehoväylään (OR-EI "yhteiseen" johtoon) kytkee ne päälle, mutta käyttämättömien tulojen kytkeminen muihin käytettyihin tuloihin takaa loogisen "yhden" ulostulovirran kasvun. ”-taso, kun kyseessä on elementti AND-NOT (tai lähtövirta, joka on loogisen nollan tasolla, kun kyseessä on OR-NOT-elementti).

Sarjaan kytkettyjen transistoreiden lähtövirta ei kasva. Tässä tilanteessa monituloista logiikkaelementtiä voidaan käyttää ohjaamaan suoraan voimakasta kuormaa, esimerkiksi relekelaa tai hehkulamppua.

LOOGISTEN ELEMENTIEN RINNAKKAINEN KYTKENTÄ

Logiikkaelementin tyypistä riippuen tulojen yhdistäminen takaa kuormituskyvyn kasvun joko vuoto- tai uppovirroille, mutta ei molemmille samanaikaisesti. Kahden lähtövirran kasvun takaamiseksi on tarpeen kytkeä useita logiikkaelementtejä rinnan (kuva 8). Tässä tapauksessa kuormituskapasiteetin lisäys saavutetaan kytkemällä useita transistoriketjuja rinnakkain (kuva 7), mikä lisää vastaavaa lähtövirtaa.

DATABUS ROUTING

On kaksi päätapaa tehdä tämä. Ensimmäinen tapa on rinnakkaisliitäntä tavanomaisia ​​CMOS-puskurielementtejä (esimerkiksi). Ja toinen, edullisin tapa, on yhdistää elementit kolmella lähtötilalla.

VIRTALÄDÖN HÄIRIÖIDEN SUODATUS

Koska CMOS-piirit voivat toimia laajalla syöttöjännitteiden alueella (3-15 V), tarvitaan minimaalista suodatusta. Virtalähteen jännitteen minimiarvo määräytyy maksimiarvon mukaan toimintataajuus hän itse nopea elementti järjestelmässä (yleensä hyvin pieni osa järjestelmä on käynnissä maksimitaajuus). Suodattimet tulee valita siten, että syöttöjännite pysyy suunnilleen puolessavälissä määritettyjen arvojen välillä minimiarvo ja maksimijännite, jolla mikropiirit ovat edelleen toiminnassa. Kuitenkin, jos tehohäviö halutaan minimoida, virransyöttöjännite on valittava mahdollisimman alhaiseksi suorituskyvyn vaatimusten mukaisesti.

MINIMOI JÄRJESTELMÄN VIRRAN HÄVIÖ

Järjestelmän virrankulutuksen minimoimiseksi sen on toimittava miniminopeudella ja suoritettava tehtävä minimisyöttöjännitteellä. Dynaamisen (AC) ja staattisen (DC) virrankulutuksen hetkelliset arvot kasvavat sekä teholähteen taajuuden että jännitteen kasvaessa. Dynaaminen virrankulutus (AC) on tuotteen CV2f funktio. Tämä on teho, joka hajoaa puskurielementissä, joka ohjaa kapasitiivista kuormaa.

On selvää, että dynaaminen tehonkulutus kasvaa suoraan suhteessa taajuuteen ja on verrannollinen tehonsyöttöjännitteen neliöön. Se myös kasvaa kuormituskapasitanssilla, jonka pääasiallisesti määrittää järjestelmä, mutta ei muuttuja. Staattinen (DC) virrankulutus häviää kytkentähetkellä ja on VI:n tulos. Missä tahansa CMOS-elementissä hetkellinen virta syntyy tehoväylästä "yhteiseen" johtimeen (VCC>2VT). 9.

Virran maksimiamplitudi on nopeasti kasvava funktio tulojännitteestä, joka puolestaan ​​on virransyöttöjännitteen funktio (kuva 5d).
Järjestelmän hajauttaman tehon tulon VI todellinen arvo määräytyy kolmella indikaattorilla: virtalähteen jännite, tulosignaalin nousevien ja laskevien reunojen taajuus ja ajat. Erittäin tärkeä tekijä on tulosignaalin nousuaika. Jos nousuaika on pitkä, tehohäviö kasvaa, koska virtatie on muodostettu koko ajan, jolloin tulosignaali kulkee ylemmän ja alemman transistorin kynnysjännitteiden välisen alueen läpi. Teoriassa, jos nousuaika otetaan huomioon yhtä kuin nolla, virtatietä ei tapahtuisi ja VI-teho olisi nolla. Koska nousuaika on tietysti pieni, on aina läpimenovirta, joka kasvaa nopeasti syöttöjännitteen kasvaessa.

Tulosignaalin nousuaikaan ja tehonkulutukseen liittyy vielä yksi seikka. Jos piiriä käytetään ohjaukseen suuri numero kuormitusta, lähtösignaalin nousuaika kasvaa. Tämä lisää VI-tehohäviötä jokaisessa tällaisella piirillä ohjatussa laitteessa (mutta ei itse ohjauspiirissä). Jos tehonkulutus saavuttaa kriittisen arvon, on lähtösignaalin kaltevuutta lisättävä kytkemällä puskurielementtejä rinnakkain tai jakamalla kuormia kokonaisvirrankulutuksen vähentämiseksi.

Tehdään nyt yhteenveto tehonsyöttöjännitteen, tulojännitteen, tulosignaalin reunojen nousu- ja laskuaikojen sekä kuormakapasitanssin vaikutuksista tehohäviöön. Voidaan tehdä seuraavat johtopäätökset:

1. Virtalähteen jännite. Tehonhäviön tulo CV2f kasvaa syöttöjännitteen neliön mukaan. Tehonhäviön tulo VI kasvaa suunnilleen suhteessa tehonsyöttöjännitteen neliöön.
2. Tulojännitetaso. Tehonhäviön VI-tulo kasvaa, jos tulojännite on "maapotentiaalin (GND) plus kynnysjännitteen" ja "syöttöjännitteen (VCC) miinus kynnysjännite" välillä. Suurin tehohäviö tapahtuu, kun VIN lähestyy arvoa 0,5 VCC. Tulojännitetaso ei vaikuta tuotteeseen CV2f.
3. Tulosignaalin nousuaika. Tehonhäviön tulo VI kasvaa nousuajan myötä, koska samanaikaisesti lähdössä olevien transistorien läpi kulkeva virta on asetettu suuremmaksi. pitkä aika. Tulosignaalin nousuaika ei myöskään vaikuta tuotteeseen CV2f.
4. Kantavuus. Piirissä hävinneen tehon tulo CV2f kasvaa suhteessa kuormakapasitanssiin. Tehonhäviön tulo VI ei riipu kuormakapasitanssista. Kuormakapasitanssin kasvu johtaa kuitenkin lähtösignaalin reunojen nousuaikojen pidentymiseen, mikä puolestaan ​​johtaa tämän ohjaamien logiikkaelementtien hajaantuneen tehon tuotteen VI kasvuun. signaali.

KOORDINOINTI MUIDEN PERHEIDEN LOGIKKIEN ELEMENTIEN KANSSA

On olemassa kaksi perussääntöä kaikkien muiden perheiden elementtien yhteensovittamiseksi CMOS-sirujen kanssa. Ensinnäkin CMOS-piirin on tarjottava tarvittavat vaatimukset muiden perheiden elementtien tulovirroilla ja jännitteillä. Ja toiseksi, ja mikä vielä tärkeämpää, muiden perheiden logiikkaelementtien lähtösignaalin amplitudin on vastattava mahdollisimman tarkasti CMOS-piirin virtalähteen jännitettä.

P-KANAVA MOSFET-PIIRIT

P-MOS- ja CMOS-piirejä sovitettaessa on täytettävä useita vaatimuksia. Ensinnäkin tämä on sarja virtalähteitä, joilla on eri jännitteet. Suurin osa P-MOS-piireistä on suunniteltu toimimaan 17 V:n ja 24 V:n välillä olevilla jännitteillä, kun taas CMOS-piirit on suunniteltu 15 V:n maksimijännitteelle. Toinen P-MOS-piirien ongelma, toisin kuin CMOS, on huomattavasti alhaisempi lähtöamplitudisignaali kuin virtalähteen jännite. Ulostulojännite P-MOS-piirit vaihtelevat olennaisesti positiivisemmasta syöttöpotentiaalista (VSS) muutamaan volttiin negatiivisemman potentiaalin (VDD) yläpuolelle. Siksi, vaikka P-MOS-piiri toimisi 15 V:n lähteestä, sen lähtöamplitudi on silti pienempi kuin mitä tarvitaan CMOS-piirin sovittamiseksi. On olemassa useita tapoja ratkaista tämä ongelma järjestelmän kokoonpanosta riippuen. Tarkastellaan kahta tapaa rakentaa järjestelmä kokonaan MOS-piireille ja yhtä menetelmää, kun järjestelmä käyttää TTLSH-piirejä.

Ensimmäisessä esimerkissä käytetään vain P-MOS- ja CMOS-piirejä, joiden syöttöjännite on alle 15 V (katso kuva 10). Tässä kokoonpanossa CMOS-piiri ohjaa P-MOS:ää suoraan. P-MOS-piiri ei kuitenkaan voi ohjata CMOS:ää suoraan, koska sen looginen nollalähtöjännite on selvästi järjestelmän nollapotentiaalin yläpuolella. Piirin lähtöpotentiaalin "vetämiseksi" nollaan, lisätään ylimääräinen vastus RPD. Sen arvo valitaan riittävän pieneksi, jotta saadaan haluttu RC-aikavakio, kun lähtö vaihdetaan "yhdestä" "nollaan", ja samalla riittävän suuri antamaan vaadittu arvo loogiselle "yksi" tasolle. Tämä menetelmä soveltuu myös avoimeen P-MOS-lähtöön.

Toinen vaihtoehto täysin MOS-järjestelmässä on käyttää tavanomaista zener-diodin referenssijännitettä negatiivisemman potentiaalin ohjaamiseksi CMOS-piirin tehon syöttämiseksi (kuva 11).

Tämä kokoonpano käyttää 17-24 V P-MOS-virtalähdettä. Viitejännite on valittu vähentämään CMOS-syöttöjännite P-MOS-piirin minimilähtöjännitteeseen swing-to-peak. CMOS-piiri voi edelleen ohjata P-MOS:ää suoraan, mutta nyt P-MOS-piiri voi ohjata CMOS:ää ilman vetovastusta. Muita rajoituksia ovat CMOS-piirien syöttöjännite, jonka on oltava alle 15 V, ja tarve, että referenssi antaa riittävästi virtaa järjestelmän kaikille CMOS-piireille. Tämä ratkaisu on varsin sopiva, jos P-MOS-piirin tehonsyötön on oltava suurempi kuin 15 V ja CMOS-piirien virrankulutus on riittävän pieni yksinkertaisella parametrisäätimellä.

Jos järjestelmä käyttää TTLS-piirejä, virtalähteitä on oltava vähintään kaksi. Tässä tapauksessa CMOS-piiri voi toimia unipolaarisesta lähteestä ja ohjata P-MOS-piiriä suoraan (kuva 12).

N-KANAVA MOSFET-PIIRIT

CMOS:n yhdistäminen N-MOS-piireihin on yksinkertaisempaa, vaikka joitakin ongelmia onkin. Ensinnäkin N-MOS-piirit vaativat pienempiä tehonsyöttöjännitteitä, tyypillisesti välillä 5-12 V. Tämä mahdollistaa niiden liittämisen suoraan CMOS-piireihin. Toiseksi CMOS-piirien lähtösignaalin amplitudi vaihtelee lähes nollasta virtalähteen jännitteeseen miinus 1-2 V.

Korkeammilla tehonsyöttöjännitteillä N-MOS- ja CMOS-piirit voivat toimia suoraan, koska N-MOS-piirin lähtölogiikkataso poikkeaa virtalähteen jännitteestä vain 10-20 %. Pienemmillä syöttöjännitteillä loogisen yksikön tason jännite on kuitenkin 20-40 % pienempi, joten on tarpeen sisällyttää "pull-up" vastus (kuva 13).

TTL, TTLSH-PIIRI

Kun nämä perheet yhdistetään CMOS-piireihin, syntyy kaksi ongelmaa. Ensinnäkin, onko kaksinapaisten perheiden logic-1-tason jännite riittävä ohjaamaan CMOS-piirejä suoraan? TTL- ja TTLSh-piirit pystyvät melko hyvin ohjaamaan 74HCXX-sarjan CMOS-piirejä suoraan ilman ylimääräisiä vetovastuksia. Ne eivät kuitenkaan pysty ohjaamaan CD4000-sarjan (K561, KR1561) CMOS-piirejä, koska jälkimmäisten ominaisuudet eivät takaa toimintaa suorassa kytkennässä ilman vetovastuksia.

TTL-piirit pystyvät ohjaamaan CMOS-piirejä suoraan koko käyttölämpötila-alueella. Tavalliset TTL-piirit pystyvät ohjaamaan CMOS-piirejä suoraan suurimmalla osalla lämpötila-alueita. Kuitenkin lähempänä lämpötila-alueen alarajaa TTL-piirien logiikkayksikkötasojännite laskee ja on suositeltavaa ottaa käyttöön "pull-up" vastus (kuva 14).

Tulotasojen sallittujen jännitearvojen riippuvuuden mukaan CMOS-piirien virransyöttöjännitteestä (katso kuva 4), jos tulojännite ylittää arvon VCC-1,5 V (kun VCC = 5 V), silloin lähtöjännite ei ylitä 0,5 V . Seuraava CMOS-elementti nostaa tämän 0,5 V jännitteen vastaavaksi VCC- tai GND-jännitteeksi. Logiikka "1"-tason jännite vakio-TTL-piireissä on vähintään 2,4 V lähtövirran ollessa 400 μA. Tämä on pahin tapaus, koska TTL-piirin lähtöjännite lähestyy tätä arvoa vain minimilämpötilassa, maksimitulotasossa "0" (0,8 V), enimmäisvuotovirroissa ja minimisyöttöjännitteessä (VCC = 4,5 V).

Normaaliolosuhteissa (25°C, VIN = 0,4 V, nimellisvuotovirrat CMOS-piirissä ja virtalähdejännite VCC = 5 V) looginen "1"-taso vastaa todennäköisemmin VCC-2VD:tä tai VCC-1,2 V:ta. Pelkän lämpötilan muuttuessa lähtöjännite muuttuu riippuvuuden "kaksi kertaa -2 mV per astelämpötila" tai "-4 mV per aste" mukaan. VCC-1.2V riittää ohjaamaan suoraan CMOS-piiriä ilman vetovastusta.

Jos logic-1 TTL-piirin lähtöjännite voi tietyissä olosuhteissa laskea alle VCC-1,5 V:n, CMOS-piirin ohjaamiseen on käytettävä vastusta.
Toinen kysymys on, voiko CMOS-piiri tarjota tarpeeksi lähtövirtaa logiikka-0-tason tulojännitteen tuottamiseksi TTL-piirille? Loogiselle "1":lle tätä ongelmaa ei ole.

TTL-piirissä tulovirta on tarpeeksi pieni ohjaamaan kahta tällaista tuloa suoraan. Normaalissa TTL-piirissä tulovirta on kymmenen kertaa TTL-piirin virta, ja siksi CMOS-piirin lähtöjännite ylittää maksimiarvon. sallittu arvo jännitetaso looginen "0" (0,8 V). Kuitenkin, jos tarkastelet huolellisesti CMOS-piirien lähtöasemien määrityksiä, huomaat, että kaksituloinen NAND-portti voi ohjata yhtä TTL-tuloa, vaikkakin vain ääritapauksissa. Esimerkiksi MM74C00- ja MM74C02-laitteiden loogisen nollatason lähtöjännite koko lämpötila-alueella on 0,4 V virralla 360 μA, tulojännitteellä 4,0 V ja syöttöjännitteellä 4,75 V. Molemmat piirit ovat esitetty kuvassa. 15.

Molemmilla piireillä on sama kuormituskyky, mutta niiden rakenteet ovat erilaiset. Tämä tarkoittaa, että kumpikin MM74C02:n alimmasta transistorista voi syöttää saman virran kuin kaksi sarjaan kytkettyä MM74C00-transistoria. Kaksi MM74C02-transistoria yhdessä voivat tuottaa kaksinkertaisen virran annetulla lähtöjännitteellä. Jos annamme loogisen nollalähtöjännitteen nousta arvoon 0,8 V, niin MM74C02-laite pystyy tuottamaan nelinkertaisen lähtövirran kuin 360 μA, ts. 1,44 mA, mikä on lähellä 1,6 mA. Itse asiassa 1,6 mA on TTL-tulon suurin tulovirta, ja useimmat TTL-piirit toimivat enintään 1 mA:lla. Lisäksi 360 µA on CMOS-piirien vähimmäislähtövirta. Todellinen arvo on alueella 360-540 μA (joka vastaa tulovirta 2-3 TTLSH-tuloa). 4 V:n tulojännitteelle on määritetty 360 µA:n virta. 5 V:n tulojännitteellä lähtövirta on noin 560 µA koko lämpötila-alueella, mikä tekee TTL-tulon ohjauksesta entistä helpompaa. Huoneenlämmössä ja 5 V:n tulojännitteellä CMOS-piirin lähtö voi tuottaa 800 µA virran. Siksi kaksituloinen NOR-portti tuottaa 1,6 mA:n lähtövirran 0,4 V:lla, jos NOR-portin molempiin tuloihin syötetään 5 V.

Tästä voimme päätellä, että MM74C02:ssa olevaa yksittäistä kaksituloista NOR-porttia voidaan käyttää tavallisen TTL-tulon ohjaamiseen erillisen puskurin sijaan. Tämä johtaa kuitenkin lievään melunsietokyvyn heikkenemiseen lämpötila-alueella.

Tietolähteet

Viiden voltin syötöllä varustettujen CMOS-mikropiirien logiikkatasot on esitetty kuvassa 9.

Loogisen nolla- ja yksitasojen rajat viiden voltin virtalähteellä varustetuille CMOS-mikropiireille on esitetty kuvassa. 10.

Riisi. 10. Logiikkasignaalitasot digitaalisten CMOS-mikropiirien tulossa.

Kuvasta 10 voidaan nähdä, että vastetasojen marginaali CMOS:n kohinansietokyvyn varmistamiseksi on yli 1,1 V. Tämä on lähes kolme kertaa enemmän kuin TTL:ssä.

Kun syöttöjännite laskee, loogisen nollan ja loogisen yhden rajat siirtyvät suhteessa syöttöjännitteen muutokseen.

CMOS-siruperheet

Ensimmäisten CMOS-sirujen sisääntulossa ei ollut suojadiodeja, joten niiden asennus aiheutti merkittäviä vaikeuksia. Tämä on K172-sarjan sirujen perhe. Seuraava parannettu K176-sarjan siruperhe sai nämä suojadiodit. Se on melko yleistä nykyään. K1561-sarja (näiden mikropiirien ulkomainen analogi on C4000B) viimeistelee ensimmäisen sukupolven CMOS-mikropiirien kehittämisen. Tässä perheessä saavutettiin nopeus 90ns ja syöttöjännitealue 3...15V.

CMOS-mikropiirien jatkokehitys oli SN74HC-sarja. Nämä sirut kotimainen analogi Ei ole. Niiden nopeus on 27ns ja ne voivat toimia jännitealueella 2...6V. Ne vastaavat pinout- ja toiminta-aluetta TTL-sirut, mutta eivät ole yhteensopivia niiden kanssa loogisella tasolla, joten samaan aikaan kehitettiin SN74HCT-sarjan mikropiirejä (kotimainen analogi - K1564), jotka ovat yhteensopivia TTL-mikropiirien kanssa ja loogisilla tasoilla.

Tällä hetkellä siirryttiin kolmen voltin virtalähteeseen. Sitä varten kehitettiin SN74ALVC-mikropiirejä, joiden signaaliviive on 5,5 ns ja tehoalue 1,65...3,6 V. Nämä samat mikropiirit pystyvät toimimaan 2,5 voltin virtalähteellä. Signaalin viiveaika kasvaa 9ns:iin.

Lupaavimpana CMOS-mikropiiriperheenä pidetään SN74AUC-perhettä, jonka signaaliviive on 1,9ns ja tehoalue 0,8...2,7V.

Emitterikytketyn logiikan digitaaliset sirut Yleistä ESL-imms:istä

Emitter-coupled logiikkaan (ECL) perustuvat integroidut piirit ovat yleistyneet nopeiden tietojenkäsittely- ja elektroniikkalaitteiden perusperustana. ESL-pohjaisilla mikropiireillä on useita etuja, jotka tarjoavat niille etua muihin mikropiireihin verrattuna tämän laiteluokan rakentamisessa:

1. Hyvä piiri ja tekninen hienostuneisuus ja sen seurauksena suhteellisen alhaiset valmistuskustannukset.

Korkea suorituskyky keskimääräisellä virrankulutuksella tai huippusuorituskyky korkealla virrankulutuksella.

Alhainen kytkentäenergia.

Korkea suhteellinen melunsieto.

Korkea vakaus dynaamiset parametrit kun käyttölämpötila ja syöttöjännite muuttuvat.

Suuri kantavuus.

Virrankulutuksen riippumattomuus kytkentätaajuudesta.

IC:n kyky toimia matalaimpedanssisilla tietoliikennelinjoilla ja kuormilla.

Laaja toiminnallinen sarja mikropiirejä.

10. Helppokäyttöisyys tiheissä asetteluolosuhteissa käyttämällä monikerroksisia painettuja johdotuksia ja matalaimpedanssisia koaksiaali- ja litteitä kaapeleita.

Tällä hetkellä ESL IC:t ovat nopeimpia piipohjaisia ​​mikropiirejä, joita teollisuus tuottaa sekä maassamme että ulkomailla. Kokemus laitesuunnittelusta osoittaa, että ESL-piirien käyttö on optimaalista nopeiden radioelektronisten laitteiden, erityisesti suurten nopeuksien tietokoneiden, rakentamiseen ja vähemmän tehokasta hitaan ja keskinopeiden radioelektronisten laitteiden kehittämisessä.

Korkea suorituskyky johtuu siitä, että näiden elementtien transistorit toimivat tyydyttymättömässä tilassa, minkä seurauksena vähemmistövarauksen kantajien kerääntyminen ja resorptio eliminoidaan.

Rakenteellisesti ESL:n peruselementti sisältää: referenssijännitelähteen (VS), virtakytkimen (TS) ja emitteriseuraajat.

Tulovirtakytkin perustuu piiriin, jossa on yhdistetyt emitterit (kuva 11). Sen tärkeimmät edut: emitterin kokonaisvirran pysyvyys / e = 1 uh 1 + minä e2 työn alla; suorien ja käänteisten lähtöjen saatavuus U out1, U lähtö2 .

Riisi. 11. Looginen peruselementti ESL

Moderniin digitaaliset sirut ESL sisältää IC-sarjat 100, K100, 500, K500, 1500, KI500.

K1550-sarjan IC:n loogisten elementtien tyypillinen viiveaika on 0,7 ns, K500-sarjan 0,5...2 ns; sarja 138 2,9 ns. ESL-mikropiireillä on häiriönkestävyys pienille ja korkeille jännitetasoille vähintään 125 mV ja 150 mV, matalan tason lähtöjännitteen hajautus on 145...150 mV, korkea taso 200 mV. Loogisen signaalin amplitudi U l 800 mV asti. IC 500 -sarjassa integrointiaste on jopa 80 logiikkaelementtiä sirulla; toiminnallinen mikropiirisarja - 48 modifikaatiota, elementin P pottikulutus teho = 8...25 mW (kuormittamattomassa tilassa), energiankulutus kytkettäessä A = 50 pJ.

K500 IC:n peruslogiikkaelementti suorien ja käänteisten ulostulojen vuoksi suorittaa samanaikaisesti kaksi toimintoa: VAI EI Ja TAI. Negatiivisessa logiikassa toiminnot suoritetaan KYLLÄ/E-EI. Sähkökaavio peruselementti ESL koostuu kolmesta piiristä (kuva 12): virtakytkimestä (TS), lähtöemitterin seuraajista (EF) ja referenssijännitelähteestä (RP).

Virtakytkin on rakennettu transistoreille VT 1- VT5 ja vastukset R1- R7 ja on differentiaalivahvistin, joka toimii näppäintilassa ja jossa on useita tuloja. TP-tulojen lukumäärän kasvu saavutetaan kytkemällä rinnakkain lisätulotransistoreja VT 1- VT 4.

Basic LE toimii seuraavasti. Kun sitä käytetään piirin kaikkiin tuloihin XI- X4 matalan jännitteen (-1,7 V) tulotransistorit VT1- VT4 suljettu, transistori VT5 auki, koska sen pohjassa on jännite U OP = -1,3 V yli.

Suuri virrankulutus ja virrankulutus ovat ESL-mikropiirien haittoja, mikä johtuu niiden toiminnasta tyydyttymättömässä tilassa. Pieni looginen differentiaali toisaalta lisää suorituskykyä ja toisaalta vähentää melunsietokykyä.

Täydentävä MOS-logiikka (CMOS - Complementary Metal-Oxide-Semiconductor) on nykyään tärkein suurten integroidut piirit mikroprosessorisarjat, mikro-ohjaimet, VLSI henkilökohtaiset tietokoneet,Muistin IC. Lisäksi erittäin integroidut IC:t luomaan elektronisia kehyksiä LSI:ille ja yksinkertaisia elektroniset piirit Pienten ja keskisuurten integraatioiden CMOS-sarjoja on julkaistu useita sukupolvia. Se perustuu aiemmin käsiteltyyn invertteriin (kuva 2.9), joka perustuu komplementaarisiin (toisiaan täydentäviin) MOS-transistoreihin, joissa on indusoitu kanava erilainen johtavuus p- ja n-tyyppiset, tehty yhteiselle substraatille (syötteen turvaketjuja ei näytetä).

Kuva 3.8. Kaksituloiset CMOS-logiikkaelementit a) NAND, b) NOR

Kuten yksinkertaisen invertterin tapauksessa, LE:n ominaisuus on kahden transistorin tason läsnäolo lähtönastan suhteen. Koko piirin suorittaman loogisen toiminnon määräävät alemman tason transistorit. JA-EI-toiminnon toteuttamiseksi positiivisessa logiikassa n-kanavaiset transistorit kytketään sarjaan toistensa kanssa, p-kanavalla - rinnakkain ja OR-NOT - päinvastoin (kuva 3.8).

CMOS-mikropiirit ovat lähellä ihanteellisia kytkimiä: staattisessa tilassa ne eivät kuluta käytännössä lainkaan virtaa, niissä on suuri tulo ja pieni tulovastus, korkea melunsieto, suuri kuormituskyky, hyvä lämpötilan vakaus, toimivat vakaasti useilla syöttöjännitteillä (+3 - +15 V). Lähtösignaali on lähes sama kuin virtalähteen jännite. Kun Ep=+5V, logiikkatasojen yhteensopivuus standardin TTL/TTLS-logiikan kanssa varmistetaan. Kynnysjännite millä tahansa syöttöjännitteellä on yhtä suuri kuin puolet syöttöjännitteestä Upore = 0,5 Ep, mikä varmistaa korkean häiriönkestävyyden.

Logiikkaportit, joissa on suuri määrä tuloja, on järjestetty samalla tavalla. CMOS-mikropiirien nimistö sisältää LE AND, OR, AND-NOT, NOR-NOT, AND-OR-NOT, tulojen lukumäärä enintään 8. Voit lisätä tulomuuttujien määrää käyttämällä samaan kuuluvia logiikkaelementtejä. sarja ICs.

Kotimainen teollisuus tuottaa useita yleismaailmallisia CMOS-sarjoja: K164, K176, K561, K564, K1561, K1564.

K176 – standardi CMOS tz = 200 ns, Ipot £100 µA

K564, K561, K1561 – parannettu CMOS tz =15 ns (15 V), I pot = 1-100 µA

K1564 – nopea CMOS (54HC-sarjan toiminnallinen analogi) t з =9-15 ns, Upit=2-6 V, Ipot £10 μA

K564 (K561) -sarjan IC:iden tärkeimmät tekniset ominaisuudet on esitetty alla:

Syöttöjännite U p, V ……………………………..3-15

Tehon kulutus

Staattisessa tilassa μW/kotelo …………0.1

Kun f = 1 MHz, U p = 10 V, C n = 50 pf, mW……….20

Sallittu tehohäviö. MW/runko …..500

Tulojännite, V……………….-0,5 V - U p + 0,5 V

Lähtöjännite, V

Matala taso………………………… enintään 0,05 V,

Korkeatasoinen…………………vähintään U p + 0,5 V

Keskimääräinen signaalin etenemisviive kohdassa C n =15 nf

Jos U p =+5 V, ns………………………………50

Jos U p = +10 V, ns………………………………..20,

Työskentelylämpötila, 0 C

Sarja 564…………………………..välillä -60 - +125

Sarja K561……………………….välillä -40 - +85

Jos TTL-sarjan kehitys suuntautui pääasiassa virrankulutuksen vähentämiseen, niin CMOS-sarja kehittyi suorituskyvyn lisäämisen suuntaan. Lopulta CMOS-tekniikka voitti. Seuraavat standardilogiikan sukupolvet tuotetaan vain sitä käyttämällä. Siten toisen sukupolven standardilogiikkasirut tuotetaan CMOS-tekniikalla, mutta ne ovat täysin toiminnallisia TTL-sarjan kanssa.