Ключевые элементы кмоп. Цифровые логические микросхемы, выполненные на комплементарных моп транзисторах (кмоп микросхемы). Набор для практики

Принципиальное отличие КМОП-схем от nМОП-технологии заключается в отсутствии в схеме активных сопротивлений. К каждому входу схемы подключена пара транзисторов с различным типом канала. Транзисторы с каналом p-типа подключены подложкой к источнику питания, поэтому образование канала в них будет происходить при достаточной большой разности потенциалов между подложкой и затвором, причем потенциал на затворе должен быть отрицательным относительно подложки. Такое состояние обеспечивается подачей на затвор потенциала земли (т.е. логического 0 ). Транзисторы с каналом n-типа подключены подложкой к земле, поэтому образование канала в них будет происходить при подаче на затвор потенциала источника питания (т.е. логической 1 ). Одновременная подача на такие пары транзисторов с разным типом каналов логического нуля или логической единицы приводит к тому, что один транзистор пары обязательно будет открыт, а другой закрыт. Таким образом, создаются условия к подключению выхода либо к источнику п итания, либо к земле.

Так, в простейшем случае, для схемы инвертора (рис. 16.10) при А=0 транзистора VT1 будет открыт, а VT2 закрыт. Следовательно, выход схемы F будет подключен через канал VT1 к источнику питания, что соответствует состоянию логической единицы: F=1 . При А=1 транзистор VT1 будет закрыт (на затворе и подложке одинаковые потенциалы), а VT2 открыт. Следовательно, выход схемы F будет подключен через канал транзистора VT2 к земле. Это соответствует состоянию логического нуля: F=0 .

Логическое сложение (рис. 16.11) осуществляется за счет последовательного соединения p-каналов транзисторов VT1 и VT2. При подаче хотя бы одной единицы единого канала у данных транзисторов не образуется. В то же время благодаря параллельному соединению VT3 и VT4 осуществляется открытие соответствующего транзистора в нижней части схемы, обеспечивающее подключение выхода F к земле. Получается F=0 при подаче хотя бы одной логической 1 – это правило ИЛИ-НЕ.

Функция И-НЕ осуществляется за счет параллельного соединения VT1 и VT2 в верхней части схемы и последовательного соединения VT3 и VT4 в нижней части (рис. 16.12). При подаче хотя бы на один вход нуля единый канал на VT3 и VT4 не образуется, выход будет отключен от земли. В то же время хотя бы один транзистор в верхней части схемы (на затвор которого подан логический ноль) будет обеспечивать подключение выхода F к источнику питания: F=1 при подаче хотя одного нуля – правило И-НЕ.

Краткие итоги

В зависимости от элементной базы, различают различные технологии производства ИМС. Основными являются ТТЛ на биполярных транзисторах и nМОП и КМОП на полевых транзисторах .

Ключевые термины

nМОП-технология полевых транзисторов с индуцированным каналом n-типа.

Буфер на 3 состояния – выходная часть схемы ТТЛ, обеспечивающая возможность перехода в третье, высокоимпедансное состояние.

КМОП-технология - технология производства ИМС на базе полевых транзисторов с каналами обоих типов электропроводности.

Открытый коллектор – вариант реализации буферной части элементов ТТЛ без резистора в цепи нагрузки, который выносится за пределы схемы.

Схемы с активной нагрузкой – схемы ТТЛ, в которых состояние буферной цепи определяется состоянием не одного, а двух транзисторов.

Транзисторно-транзисторная логика – технология производства ИМС на базе биполярных транзисторов.

Принятые сокращения

КМОП – комплементарный, металл, оксид, полупроводник

Набор для практики

Упражнения к лекции 16

Упражнение 1

Вариант 1 к упражнению 1 .Нарисовать схему 3-входового элемента ИЛИ-НЕ по nМОП-технологии.

Вариант 2 к упражнению 1 .Нарисовать схему 3-входового элемента И-НЕ по nМОП-технологии.

Вариант 3 к упражнению 1 .Нарисовать схему 4-входового элемента ИЛИ-НЕ по nМОП-технологии.

Упражнение 2

Вариант 1 к упражнению 2 .Нарисовать схему 3-входового элемента ИЛИ-НЕ по КМОП-технологии.

Вариант 2 к упражнению 2 .Нарисовать схему 3-входового элемента И-НЕ по КМОП-технологии.

Вариант 3 к упражнению 2 .Нарисовать схему 4-входового элемента ИЛИ-НЕ по КМОП-технологии.

Упражнение 3

Вариант 1 к упражнению 3 .Нарисовать схему 3-входового элемента ИЛИ-НЕ по ТТЛ-технологии.

Вариант 2 к упражнению 3 .Нарисовать схему 3-входового элемента И-НЕ по ТТЛ-технологии.

Вариант 3 к упражнению 3 .Нарисовать схему 4-входового элемента ИЛИ-НЕ по ТТЛ-технологии.

Упражнение 4

Вариант 1 к упражнению 4 .Нарисовать схему 3-входового элемента ИЛИ по nМОП-технологии.

Вариант 2 к упражнению 4 .Нарисовать схему 3-входового элемента И по nМОП-технологии.

Вариант 3 к упражнению 4 .Нарисовать схему 4-входового элемента ИЛИ по nМОП-технологии.

Упражнение 5

Вариант 1 к упражнению 5 .Нарисовать схему 3-входового элемента ИЛИ по КМОП-технологии.

Вариант 2 к упражнению 5 .Нарисовать схему 3-входового элемента И по КМОП-технологии.

Вариант 3 к упражнению 5 .Нарисовать схему 4-входового элемента ИЛИ по КМОП-технологии.

Упражнение 6

Вариант 1 к упражнению 6 .Нарисовать схему 3-входового элемента ИЛИ по ТТЛ-технологии.

Вариант 2 к упражнению 6 .Нарисовать схему 3-входового элемента И по ТТЛ-технологии.

Вариант 3 к упражнению 6 .Нарисовать схему 4-входового элемента ИЛИ по ТТЛ-технологии.

Упражнение 7

Вариант 1 к упражнению 7 .Нарисовать схему элемента 2И-ИЛИ-НЕ по ТТЛ-технологии.

Вариант 2 к упражнению 7 .Нарисовать схему элемента 2И-ИЛИ-НЕ по КМОП-технологии.

Вариант 3 к упражнению 7 .Нарисовать схему элемента 2И-ИЛИ-НЕ по nМОП-технологии.

Упражнение 8

Вариант 1 к упражнению 8 .Нарисовать схему 3-входового элемента ИЛИ-НЕ с буфером на 3 состояния.

Вариант 2 к упражнению 8 .Нарисовать схему 3-входового элемента И-НЕ с открытым коллектором.

Вариант 3 к упражнению 8 .Нарисовать схему 3-входового элемента ИЛИ с буфером на 3 состояния.

Логические элементы КМОП

Эквивалентные схемы элементов, представленных выше, можно получить, используя только PMOS-транзисторы. Однако наибольший интерес представляет совместное применение PMOS и NMOS-транзисторов. Такая технология наиболее популярна сегодня и называется CMOS-технологией. Она обеспечивает максимальное быстродействие работы элементов при низком энергопотреблении по сравнению со всеми другими технологиями.

В NMOS-цепях логические функции реализовались комбинацией соединений NMOS-транзисторов, объединенных с токоограничивающим элементом.

Т.к. все элементы, построенные на NMOS-транзисторах реализуют отрицательные функции (НЕ, ИЛИ-НЕ, И-НЕ), то их можно условно представить так, как показано на блок-схеме рисунка 1.9.

Рисунок 1.9 - Структура NMOS-схемы

При этом все транзисторные цепи объединены в блок PDN (Pull-down Network) – блок отрицательной логики. Для реализации прямых логических функций необходимо соединение двух отрицательных элементов, что снижает быстродействие всего элемента в целом. Концепция CMOS-цепей основана на реализации прямых функций (И, ИЛИ) на PMOS-транзисторах таким образом, что блоки прямой логики (PUN – Pull-up Network) и блоки отрицательной логики (PDN - Pull-down Network) являются дополнениями друг друга. Тогда логическая схема, реализующая типичный логический элемент, будет иметь вид, представленный на рисунке 1.10.

Рисунок 1.10 - Структура CMOS-схемы

Для любой комбинации входных сигналов PDN устанавливает уровень логического нуля на выходе V f , или PUN устанавливает на этом выходе уровень логической единицы. PDN и PUN имеют равное количество транзисторов, которые размещены так, что эти два блока работают параллельно. Там, где PDN включает NMOS-транзисторы, соединенные последовательно, PUN строится на PMOS-транзисторах, соединенных параллельно, и наоборот.

Самый простой пример CMOS-схемы - инвертор, показан на рисунке 1.11.

Рисунок 1.11 - Реализация CMOS-инвертора

Когда сигнал V x =0V, транзистор T2 закрыт, а транзистор T1 открыт. Следовательно, V f =5V, и так как T2 закрыт, ток через транзисторы не течет. Когда V x =5V, то T2 открыт, а T1 закрыт. Таким образом, V f =0V, и тока в цепи по прежнему не будет, т.к. транзистор T1 закрыт. Это свойство справедливо для всех CMOS-цепей – логические элементы практически не потребляют ток в статическом режиме. Ток в таких цепях будет протекать только во время переключения элементов (вот почему, с ростом частоты работы устройств, построенных по этой технологии, возрастает и энергопотребление). Вследствие этого, CMOS-схемы стали наиболее популярной технологией при реализации цифровых логических устройств.

Рисунок 1.12 представляет принципиальную электрическую схему логического элемента И-НЕ CMOS. Реализация этого элемента подобна NMOS-схеме, представленной на рисунке 1.5 за исключением того, что токоограничивающий резистор был заменен блоком PUN, состоящим из двух PMOS-транзисторов, соединенных параллельно. Таблица истинности на рисунке показывает состояние каждого из этих четырех транзисторов для каждой логической комбинации вводов x 1 и x 2 . Легко проверить, что данная схема реализует логическую функцию И-НЕ. В статическом состоянии отсутствует путь для протекания тока от V DD к Gnd.

Рисунок 1.12 - CMOS-реализация логического элемента И-НЕ

Схема на рисунке 1.12 может быть получена исходя из логического выражения, которое определяет логическую функцию И-НЕ, . Это выражение определяет состояния, при которых f = 1; следовательно, оно определяет поведение блока PUN. Так как этот блок состоит из PMOS-транзисторов, которые открываются при подаче на их входы логического нуля, входная переменная x i открывает транзистор, если x i =0. По правилу де Моргана мы имеем:

Таким образом f = 1 , когда либо вход x 1 , либо вход x 2 имеют значение логического нуля, что означает что PUN должен иметь два PMOS-транзистора, соединенных параллельно. Блок PDN должен дополнять функцию f, которая имеет вид:

f = x 1 x 2

Функция f = 1 , когда оба входа x 1 и x 2 равны 1, поэтому блок PDN должен иметь два NMOS-транзистора, соединенных последовательно.

Схема для CMOS-реализации элемента ИЛИ-НЕ может быть получена из логического выражения.

ВВЕДЕНИЕ

Давайте поговорим о характеристиках идеального семейства логических микросхем. Они не должны рассеивать мощность, иметь нулевую задержку распространения сигнала, управляемые времена нарастания и спада сигнала, а также иметь помехоустойчивость, эквивалентную 50% размаха выходного сигнала.

Параметры современных семейств КМОП-микросхем (комплементарных МОП) приближаются к этим идеальным характеристикам.

Во-первых, КМОП-микросхемы рассеивают малую мощность. Типовое значение статической рассеиваемой мощности составляет порядка 10 нВ на один вентиль, которая образуется токами утечки. Активная (или динамическая) рассеваемая мощность зависит от напряжения источника питания, частоты, выходной нагрузки и времени нарастания входного сигнала, но ее типовое значение для одного вентиля при частоте 1 МГц и нагрузке емкостью 50 пФ не превышает 10 мВт.

Во-вторых, время задержки распространения сигнала в КМОП-вентилях хотя и не равно нулю, но достаточно мало. В зависимости от напряжения источника питания, задержка распространения сигнала для типового элемента находится в диапазоне от 25 до 50 нс.

В третьих, времена нарастания и спада контролируемы, и представляют собой скорее линейные, чем ступенчатые функции. Обычно времена нарастания и спада имеют на 20-40% большие значения, чем время задержки распространения сигнала.

И, наконец, типовое значение помехоустойчивости приближается к 50% и составляет приблизительно 45% от амплитуды выходного сигнала.

Еще одним немаловажным фактором, свидетельствующим в пользу КМОП-микросхем, является их малая стоимость, особенно при использовании в портативном оборудовании, питающемся от маломощных батарей.

Источники питания, в системах, построенных на КМОП-микросхемах, могут быть маломощными, и, как следствие, недорогими. Благодаря малой потребляемой мощности, подсистема питания может быть проще, а значит дешевле. В радиаторах и вентиляторах нет необходимости, благодаря низкой рассеиваемой мощности. Непрерывное совершенствование технологических процессов, а также увеличение объемов производства и расширение ассортимента выпускаемых КМОП-микросхем приводит к снижению их стоимости.

Существует множество серий логических микросхем КМОП-структуры. Первой из них была серия К176, далее К561 (CD4000AN) и КР1561 (CD4000BN), но наибольшее развитие функциональные ряды получили в сериях КР1554 (74ACxx), КР1564 (74HCxx) и КР1594 (74ACTxx).

Функциональные ряды современных КМОП-микросхем серий КР1554, КР1564 и КР1594 содержат полнофункциональные эквиваленты микросхем ТТЛШ-серий КР1533 (74ALS) и К555 (74LS), которые полностью совпадают как по выполняемым функциям, так и по разводке выводов (цоколевке). Современные КМОП-микросхемы по сравнению с их прототипами, сериями К176 и К561, потребляют значительно меньшую динамическую мощность и многократно превосходят их по быстродействию.

Для упрощения схемотехнических решений, разработаны КМОП-серии с входным пороговым напряжением ТТЛ-уровней (КР1594 и некоторые другие), так и КМОП-уровней (КР1554, КР1564 и некоторые другие). Диапазон рабочих температур для микросхем общего применения находится в пределах -40-+85С, и -55-+125С —специального применения. В табл. 1 приведено сравнение входных и выходных характеристик КМОП и ТТЛШ-микросхем.

Таблица 1. Сравнение электрических параметров КМОП и ТТЛШ-схем

ХАРАКТЕРИСТИКИ КМОП-МИКРОСХЕМ

Цель данного раздела заключается в том, чтобы дать разработчику системы необходимые сведения о том, как работают цифровые микросхемы структуры КМОП и ведут себя при воздействии различных управляющих сигналов. Достаточно много было написано о конструкции и технологии производства микросхем КМОП, поэтому здесь рассмотрим только схемотехнические особенности микросхем этого семейства.

Основной КМОП-схемой является инвертор, показанный на рис. 1. Он состоит из двух полевых транзисторов, работающих в режиме обогащения: с каналом P-типа (верхний) и каналом N-типа (нижний). Для обозначения выводов питания приняты: VDD или VCC — для положительного вывода и VSS или GND — для отрицательного. Обозначения VDD и VCC позаимствованы из обычных МОП-схем и символизируют источники питания истока и стока транзисторов. Они не относятся непосредственно к схемам КМОП, поскольку выводами питания являются истоки обоих комплементарных транзисторов. Обозначения VSS или GND позаимствованы от ТТЛ-схем, и эта терминология сохранилась и для КМОП-микросхем. Далее будут указываться обозначения VCC и GND.

Логическими уровнями в КМОП-системе являются VCC (логическая “1”) и GND (логический “0”). Поскольку ток, протекающий во “включенном” МОП-транзисторе практически не создает на нем падения напряжения, и поскольку входное сопротивление КМОП-вентиля очень велико (входная характеристика МОП-транзистора, в основном, емкостная и выглядит подобно вольтамперной характеристике МОП-транзистора сопротивлением 1012 Ом, зашунтированного конденсатором емкостью 5 пФ), то и логические уровни в КМОП-системе будут практически равны напряжению источника питания.

Теперь давайте посмотрим на характеристические кривые МОП-транзисторов, для того чтобы получить представление о том, как времена нарастания и спада, задержки распространения сигнала и рассеиваемая мощность будут изменяться с изменением напряжения источника питания и емкости нагрузки.

На рис. 2 показаны характерные кривые N-канального и P-канального полевых транзисторов, работающих в режиме обогащения.

Из этих характеристик следует ряд важных выводов. Рассмотрим кривую для N-канального транзистора с напряжением Затвор-Исток равным VGS=15 В. Следует заметить, что для постоянного управляющего напряжения VGS, транзистор ведет себя, как источник тока для значений VDS (напряжение Сток-Исток) больших, чем VGS-VT (VT-пороговое напряжение МОП-транзистора). Для значений VDS меньше VGS-VT транзистор ведет себя, в основном, подобно резистору.

Следует также заметить, что для меньших значений VGS кривые имеют аналогичный характер, за тем исключением, что величина IDS значительно меньше, и, в действительности, IDS возрастает пропорционально квадрату VGS. P-канальный транзистор имеет практически одинаковые, но комплементарные (дополняющие) характеристики.

В случае управления емкостной нагрузкой с помощью КМОП-элементов, начальное изменение напряжения, приложенного к нагрузке, будет иметь линейный характер, благодаря “токовой” характеристике на начальном участке, получаемой округлением преобладающей резистивной характеристики, когда значение VDS мало отличается от нуля. Применительно к простейшему КМОП-инвертору, показанному на рис. 1, по мере уменьшения напряжения VDS до нуля, выходное напряжение VOUT будет стремиться к VCC или GND, в зависимости от того, какой транзистор открыт: P-канальный или N-канальный.

Если увеличивать VCC, и, следовательно, VGS, инвертор должен развивать на конденсаторе большую амплитуду напряжения. Однако, для одного и того же приращения напряжения, нагрузочная способность IDS резко возрастает, как квадрат VGS, и поэтому времена нарастания и задержки распространения сигнала, показанные на рис. 3, уменьшаются.

Таким образом, можно видеть, что для данной конструкции, и, следовательно, фиксированного значения емкости нагрузки, увеличение напряжения источника питания увеличит быстродействие системы. Увеличение VCC увеличит быстродействие, но также и рассеиваемую мощность. Это верно по двум причинам. Во-первых, произведение CV2f, а значит мощность, возрастают. Это мощность, рассеиваемая в КМОП-схеме, или любой аналогичной схеме, по названной выше причине, при управлении емкостной нагрузкой.

Для указанных значений емкости нагрузки и частоты переключения, рассеиваемая мощность возрастает пропорционально квадрату падения напряжения на нагрузке.

Вторая причина заключается в том, что произведение VI или мощность, рассеиваемая на КМОП-схеме, возрастает с ростом напряжения источника питания VCC (для VCC>2VT). Каждый раз, когда схема переключается из одного состояния в другое, кратковременно возникает сквозной ток, протекающий от VCC к GND через два одновременно открытых выходных транзистора.

Поскольку пороговые напряжения транзисторов не изменяются с ростом VCC, то диапазон входного напряжения, в пределах которого верхний и нижний транзисторы одновременно находятся в проводящем состоянии, увеличивается с ростом VCC. В то же время, большее значение VCC обеспечивает большие значения управляющих напряжений VGS, которые также приводят к увеличению токов JDS. В связи с этим, если время нарастания входного сигнала равняется нулю, то через выходные транзисторы не было бы сквозного тока от VCC к GND. Эти токи возникают по той причине, что фронты входного сигнала имеют конечно малые времена нарастания и спада, и, следовательно, входное напряжение требует определенного конечно малого времени для прохождения диапазона, в котором два выходных транзистора включены одновременно. Очевидно, что времена нарастания и спада фронтов входного сигнала должны иметь минимальное значение, для уменьшения рассеиваемой мощности.

Давайте взглянем на передаточные характеристики (рис. 5), как они изменяются с изменением питающего напряжения VCC. Условимся считать, что оба транзистора в нашем простейшем инверторе имеют идентичные, но комплементарные характеристики и пороговые напряжения. Предположим, что пороговые напряжения, VT, равны 2V. Если VCC меньше порогового напряжения 2V, ни один из транзисторов не может быть включен, и схема работать не будет. На рис. 5а показана ситуация, когда напряжение источника питания в точности соответствует пороговому напряжению. В таком случае схема должна работать со 100% гистерезисом. Однако, это не совсем гистерезис, поскольку оба выходных транзистора закрыты, и выходное напряжение поддерживается на емкостях затворов, следующих по цепи схем. Если VCC находится в пределах одного и двух пороговых напряжений (рис. 5б), происходит уменьшение величины “гистерезиса”, по мере приближения VCC к значению, эквивалентному 2VT (рис. 5в). При напряжении VCC, эквивалентном двум пороговым напряжениям, “гистерезис” отсутствует; также нет сквозного тока через два одновременно открытых выходных транзистора в моменты переключений. Когда значение VCC превышает два пороговых напряжения, кривые передаточной характеристики начинают закругляться (рис. 5г). Когда VIN проходит через область, где оба транзистора открыты, т.е. в проводящем состоянии, токи, протекающие в каналах транзисторов, создают падения напряжений, дающие закругления характеристик.

Рассматривая КМОП-систему на предмет шума, необходимо рассматривать, по крайней мере, две характеристики: помехоустойчивость и запас помехоустойчивости.

Современные КМОП-схемы имеют типичное значение помехоустойчивости равное 0,45VCC. Это означает, что ложный входной сигнал, равный 0,45VCC или менее отличающийся от VCC или GND, не будет распространяться в системе, как ошибочный логический уровень. Это не означает, что на выходе первой схемы вообще не появится никакого сигнала. На самом деле, в результате воздействия сигнала помехи, на выходе появится выходной сигнал, но он будет ослаблен по амплитуде. По мере распространения этого сигнала в системе, он будет ослаблен последующими схемами еще больше, пока он совсем не исчезнет. Обычно такой сигнал не изменяет выходное состояние логического элемента. В обычном триггере, ложный входной синхронизирующий импульс амплитудой 0,45VCC не приведет к изменению его состояния.

Производитель КМОП-микросхем также гарантирует наличие запаса помехоустойчивости 1 Вольт во всем диапазоне питающих напряжений и температур и для любой комбинации входов. Это всего лишь отклонение характеристики помехоустойчивости, для которой гарантирован особый набор входных и выходных напряжений. Другими словами, из данной характеристики следует, что для того, чтобы выходной сигнал схемы, выраженный в Вольтах, находился в пределах 0,1VCC от значения соответствующего логического уровня (“нуля” или “единицы”), входной сигнал не должен превышать значение 0,1VCC плюс 1 Вольт выше уровня “земли” или ниже уровня “питания”. Графически данная ситуация показана на рис. 4.

Данные характеристики близко напоминают запас помехоустойчивости стандартных ТТЛ-схем, который составляет 0,4 В (рис. 6). Для полноты картины зависимости выходного напряжения VOUT от входного VIN, приведем кривые передаточных характеристик (рис. 5).

АНАЛИЗ ПРИМЕНЕНИЯ В СИСТЕМЕ

В данном разделе рассмотрены различные ситуации, возникающие при разработке системы: неиспользуемые входы, параллельное включение элементов для увеличения нагрузочной способности, разводка шин данных, согласование с логическими элементами других семейств.

НЕИСПОЛЬЗУЕМЫЕ ВХОДЫ

Проще говоря, неиспользуемые входы не должны быть оставлены не подключенными. По причине очень большого входного сопротивления (1012 Ом), плавающий вход может дрейфовать между логическими “нулем” и “единицей”, создавая непредсказуемое поведение выхода схемы и связанные с этим проблемы в системе. Все неиспользуемые входы должны быть подключены к шине питания, “общему” проводу или другому используемому входу. Выбор совершенно не случаен, поскольку следует учитывать возможное влияние на выходную нагрузочную способность схемы. Рассмотрим, к примеру, четырехвходовый элемент 4И-НЕ, используемый, как двухвходовый логический вентиль 2И-НЕ. Его внутренняя структура показана на рис. 7. Пусть входы A и B будут неиспользуемыми входами.

Если неиспользуемые входы должны быть подключены к фиксированному логическому уровню, тогда входы A и B должны быть подключены к шине питания, чтобы разрешить работу остальных входов. Это приведет к включению нижних A и B транзисторов и выключению соответствующих верхних A и B. В таком случае, не более двух верхних транзисторов могут быть включены одновременно. Однако если входы A и B подключены к входу C, входная емкость утроится, но каждый раз, когда на вход C поступает уровень логического “нуля”, верхние транзисторы A, B и C — включаются, утраивая значение максимального выходного тока уровня логической “единицы”. Если на вход D поступает также уровень логического “нуля”, все четыре верхних транзистора — включены. Таким образом, подключение неиспользуемых входов элемента И-НЕ к шине питания (ИЛИ-НЕ к “общему” проводу) приведет к их включению, но подключение неиспользуемых входов к другим используемым входам гарантирует увеличение выходного вытекающего тока уровня логической “единицы”, в случае элемента И-НЕ (или выходного втекающего тока уровня логического “нуля”, в случае элемента ИЛИ-НЕ).

Для последовательно включенных транзисторов увеличения выходного тока не происходит. Учитывая это обстоятельство, многовходовый логический элемент может быть использован для непосредственного управления мощной нагрузкой, к примеру, обмоткой реле или лампой накаливания.

ПАРАЛЛЕЛЬНОЕ ВКЛЮЧЕНИЕ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ

В зависимости от типа логического элемента, объединение входов гарантирует увеличение нагрузочной способности для вытекающего или втекающего токов, но не двух одновременно. Для того чтобы гарантировать увеличение двух выходных токов необходимо параллельно включить несколько логических элементов (рис. 8). В таком случае, увеличение нагрузочной способности достигается за счет параллельного включения нескольких цепочек транзисторов (рис. 7), таким образом, увеличивая соответствующий выходной ток.

РАЗВОДКА ШИН ДАННЫХ

Для этого существует два основных способа. Первый способ — это параллельное соединение обычных буферных КМОП-элементов (например, ). И второй, наиболее предпочтительный, способ — соединение элементов с тремя выходными состояниями.

ФИЛЬТРАЦИЯ ПОМЕХ ИСТОЧНИКА ПИТАНИЯ

Поскольку КМОП-схемы могут работать в широком диапазоне питающих напряжений (3-15 В), необходима минимальная фильтрация. Минимальное значение напряжения источника питания определяется максимальной рабочей частотой самого быстрого элемента в системе (обычно очень небольшая часть системы работает на максимальной частоте). Фильтры должны быть выбраны из расчета поддержания питающего напряжения примерно посередине между указанным минимальным значением и максимальным напряжением, при котором микросхемы еще работоспособны. Однако если требуется минимизировать рассеиваемую мощность, напряжение источника питания должно быть выбрано как можно меньшим, при одновременном удовлетворении требований быстродействия.

МИНИМИЗАЦИЯ РАССЕИВАЕМОЙ МОЩНОСТИ СИСТЕМЫ

Для того чтобы минимизировать энергопотребление системы, она должна работать на минимальной скорости, выполняя поставленную задачу при минимальном питающем напряжении. Мгновенные значения динамической (AC) и статической (DC) потребляемой мощностей возрастают, как при увеличении частоты, так и напряжения источника питания. Динамическая потребляемая мощность (AC) представляет собой функцию произведения CV2f. Это мощность, рассеиваемая в буферном элементе, управляющим емкостной нагрузкой.

Очевидно, что динамическая потребляемая мощность возрастает прямо пропорционально частоте и пропорционально квадрату напряжения источника питания. Она также возрастает с увеличением емкости нагрузки, определяемой, в основном, системой, и не является переменной величиной. Статическая (DC) потребляемая мощность рассеивается в моменты переключения и представляет собой произведение VI. В любом КМОП элементе возникает мгновенный ток от шины питания на “общий” провод (при VCC>2VT) рис. 9.

Максимальная амплитуда тока — это быстро возрастающая функция входного напряжения, которое, в свою очередь, представляет собой функцию напряжения источника питания (рис. 5г).
Действительная величина произведения VI мощности, рассеиваемой системой, определяется тремя показателями: напряжением источника питания, частотой и временами фронтов нарастания и спада входного сигнала. Очень важным фактором является время нарастания входного сигнала. Если время нарастания велико, рассеиваемая мощность возрастает, т.к. устанавливается токовый путь в течение всего времени, пока входной сигнал проходит область между пороговыми напряжениями верхнего и нижнего транзисторов. Теоретически, если время нарастания считать равным нулю, токовый путь не возникал бы, и VI мощность равнялась бы нулю. Однако, поскольку время нарастания имеет конечно малую величину, всегда появляется сквозной ток, который быстро возрастает с увеличением напряжения питания.

Есть еще одно обстоятельство, касающееся времени нарастания входного сигнала и потребляемой мощности. Если схема используется для управления большим числом нагрузок, время нарастания выходного сигнала будет возрастать. Это приведет к увеличению VI рассеиваемой мощности в каждом устройстве, управляемом такой схемой (но не в самой управляющей схеме). Если потребляемая мощность достигает критического значения, необходимо увеличить крутизну выходного сигнала параллельным включением буферных элементов или разделением нагрузок для того, чтобы уменьшить общую потребляемую мощность.

Теперь подведем итоги влияния эффектов напряжения источника питания, входного напряжения, времен нарастания и спада фронтов входного сигнала, емкости нагрузки на рассеиваемую мощность. Можно сделать следующие выводы:

1. Напряжение источника питания. Произведение CV2f рассеиваемой мощности возрастает пропорционально квадрату напряжения питания. Произведение VI рассеиваемой мощности возрастает приблизительно пропорционально квадрату напряжения источника питания.
2. Уровень входного напряжения. Произведение VI рассеиваемой мощности возрастает, если входное напряжение находится в пределах между “нулевым потенциалом (GND) плюс пороговое напряжение” и “напряжением питания (VCC) минус пороговое напряжение”. Наибольшая рассеиваемая мощность наблюдается, когда VIN приближается к 0,5 VCC. На произведение CV2f уровень входного напряжения влияния не оказывает.
3. Время нарастания входного сигнала. Произведение VI рассеиваемой мощности возрастает с увеличением времени нарастания, поскольку сквозной ток через одновременно открытые выходные транзисторы устанавливается на более продолжительное время. На произведение CV2f время нарастания входного сигнала влияния также не оказывает.
4. Емкость нагрузки. Произведение CV2f мощности, рассеиваемой в схеме, возрастает пропорционально емкости нагрузки. Произведение VI рассеиваемой мощности не зависит от емкости нагрузки. Однако увеличение емкости нагрузки приведет к увеличению времен нарастания фронтов выходного сигнала, что, в свою очередь, приведет к росту произведения VI рассеиваемой мощности в управляемых этим сигналом логических элементах.

СОГЛАСОВАНИЕ С ЛОГИЧЕСКИМИ ЭЛЕМЕНТАМИ ДРУГИХ СЕМЕЙСТВ

Существует два основных правила для согласования элементов всех других семейств с микросхемами КМОП. Во-первых, КМОП-схема должна обеспечивать необходимые требования по входным токам и напряжениям элементов других семейств. И, во-вторых, что еще важнее, амплитуда выходного сигнала логических элементов других семейств должна максимально соответствовать напряжению источника питания КМОП-схемы.

P-КАНАЛЬНЫЕ МОП-СХЕМЫ

Существует целый ряд требований, которые необходимо обеспечить при согласовании P-МОП и КМОП-схем. Во-первых, это набор источников питания с различными напряжениями. Большинство P-МОП-схем рассчитаны для работы при напряжении от 17 В до 24 В, в то время как схемы-КМОП рассчитаны на максимальное напряжение 15 В. Другой проблемой P-МОП-схем, в отличие от КМОП, является значительно меньшая амплитуда выходного сигнала, чем напряжение источника питания. Выходное напряжение P-МОП-схем изменяется в пределах практически от более положительного потенциала питающего напряжения (VSS) до нескольких вольт выше более отрицательного потенциала (VDD). Поэтому, даже в случае работы P-МОП-схемы от источника напряжением 15 В, амплитуда ее выходного сигнала все равно будет меньше необходимой, чтобы обеспечить согласование с КМОП-схемой. Существует несколько способов решения данной проблемы, в зависимости от конфигурации системы. Рассмотрим два способа построения системы полностью на МОП-схемах и один способ, когда в системе используются ТТЛШ-схемы.

В первом примере используются только P-МОП и КМОП-схемы с напряжением питания менее 15 В (см. рис. 10). В этой конфигурации КМОП-схема управляет P-МОП непосредственно. Однако P-МОП-схема не может управлять КМОП напрямую, поскольку ее выходное напряжение уровня логического нуля значительно превышает нулевой потенциал системы. Для “подтягивания” выходного потенциала схемы к нулю, вводится дополнительный резистор RPD. Его величина выбирается достаточно малой, чтобы обеспечить желаемую постоянную времени RC при переключении выхода из “единицы” в “ноль” и, в то же время, достаточно большой, чтобы обеспечить необходимую величину уровня логической “единицы”. Этот способ подходит также и для выходов P-МОП-схем с открытыми стоками.

Другим способом в полностью МОП-системе является применение источника опорного напряжения на основе обычного стабилитрона для формирования более отрицательного потенциала, питающего КМОП-схему (рис. 11).

В этой конфигурации используется источник питания P-МОП-схемы напряжением 17-24 В. Опорное напряжение выбирается таким образом, чтобы уменьшить напряжение питания КМОП-схем до минимального размаха выходного напряжения P-МОП-схемы. КМОП-схема может по-прежнему управлять P-МОП непосредственно, но теперь, P-МОП-схема может управлять КМОП без “подтягивающего” резистора. Другими ограничениями являются: питающее напряжение КМОП-схем, которое должно быть меньше 15 В, и необходимость обеспечения опорным источником достаточного тока для питания всех КМОП-схем в системе. Это решение вполне пригодно, если источник питания P-МОП-схемы должен быть больше 15 В, и потребляемый ток КМОП-схемами достаточно мал, чтобы его мог обеспечить простейший параметрический стабилизатор.

Если в системе используются ТТЛШ-схемы, то должны быть, по крайней мере, два источника питания. В таком случае, КМОП-схема может работать от однополярного источника и управлять P-МОП-схемой непосредственно (рис. 12).

N-КАНАЛЬНЫЕ МОП-СХЕМЫ

Согласование КМОП с N-МОП-схемами проще, хотя некоторые проблемы существуют. Во-первых, N-МОП-схемы требуют меньшего напряжения источника питания, обычно в диапазоне 5-12 В. Это позволяет согласовывать их с КМОП-схемами непосредственно. Во вторых, амплитуда выходного сигнала КМОП-схем находится в диапазоне практически от нуля до напряжения источника питания минус 1-2 В.

При более высоких значениях напряжения источника питания N-МОП и КМОП-схемы могут работать напрямую, поскольку выходной уровень логической единицы N-МОП-схемы будет отличаться от напряжения источника питания всего на 10-20%. Однако, при меньших значениях напряжения питания, напряжение уровня логической единицы будет меньше уже на 20-40%, поэтому необходимо включение “подтягивающего” резистора (рис. 13).

ТТЛ-, ТТЛШ-СХЕМЫ

При согласовании данных семейств с КМОП-схемами возникают два вопроса. Во-первых, достаточно ли напряжения уровня логической единицы биполярных семейств для непосредственного управления КМОП-схемами? ТТЛ- и ТТЛШ-схемы вполне способны управлять КМОП-схемами серии 74HCXX напрямую без дополнительных “подтягивающих” резисторов. Однако, КМОП-схемами серии CD4000 (К561, КР1561) они управлять не способны, поскольку характеристики последних не гарантируют работоспособность в случае непосредственного подключения без подтягивающих резисторов.

ТТЛШ-схемы способны непосредственно управлять КМОП-схемами во всем диапазоне рабочих температур. Стандартные ТТЛ-схемы способны непосредственно управлять КМОП-схемами в большей части температурного диапазона. Однако, ближе к нижней границе температурного диапазона, напряжение уровня логической единицы ТТЛ-схем уменьшается и рекомендуется введение “подтягивающего” резистора (рис. 14).

Согласно зависимости допустимых значений напряжений входных уровней от напряжения источника питания для КМОП-схем (см. рис. 4), если входное напряжение превышает значение VCC-1,5 В (при VCC=5 В), то выходное напряжение не превысит 0,5В. Следующий КМОП-элемент усилит это напряжение 0,5 В до соответствующего напряжения VCC или GND. Напряжение уровня логической “1” для стандартных ТТЛ-схем составляет минимум 2,4 В при выходном токе 400 мкА. Это наихудший случай, поскольку выходное напряжение ТТЛ-схемы будет только приближаться к этому значению при минимальной температуре, максимальном значении входного уровня “0” (0,8 В), максимальных токах утечки и минимальном напряжении питания (VCC=4,5 В).

При нормальных условиях (25°С, VIN=0,4 В, номинальных токах утечки в КМОП-схеме и напряжении источника питания VCC=5 В) уровень логической “1” будет скорее соответствовать VCC-2VD или VCC-1,2 В. При изменении одной только температуры, выходное напряжение будет изменяться по зависимости “два умножить -2 мВ на один градус температуры” или “-4 мВ на градус”. Напряжения VCC-1,2 В вполне достаточно для непосредственного управления КМОП-схемой без необходимости включения “подтягивающего” резистора.

Если при определенных условиях выходное напряжение ТТЛ-схемы уровня логической “1” может упасть ниже VCC-1,5 В необходимо использовать резистор для управления КМОП-схемой.
Вторым вопросом является, сможет ли КМОП-схема обеспечить достаточный выходной ток, чтобы обеспечить входное напряжение уровня логического “0” для ТТЛ-схемы? Для логической “1” такой проблемы не существует.

Для ТТЛШ-схемы входной ток достаточно мал, чтобы обеспечить непосредственное управление двумя такими входами. Для стандартной ТТЛ-схемы входной ток в десять раз превышает ток ТТЛШ-схемы и, следовательно, выходное напряжение КМОП-схемы, в таком случае, превысит максимально допустимое значение напряжения уровня логического “0” (0,8 В). Однако, внимательно изучая спецификацию выходной нагрузочной способности КМОП-схем, можно заметить, что двухвходовый элемент И-НЕ может управлять одним ТТЛ-входом, хотя и в крайнем случае. К примеру, выходное напряжение уровня логического “нуля” для приборов MM74C00 и MM74C02 во всем температурном диапазоне составляет 0,4 В при токе 360 мкА, при входном напряжении 4,0 В и напряжении питания 4,75 В. Обе схемы показаны на рис. 15.

Обе схемы имеют одинаковую нагрузочную способность, но их структуры различны. Это означает, что каждый из двух нижних транзисторов прибора MM74C02 может обеспечить тот же ток, что и два последовательно включенных транзистора MM74C00. Два транзистора MM74C02 вместе могут обеспечить вдвое больший ток при заданном выходном напряжении. Если допустить увеличение выходного напряжения логического “нуля” до значения 0,8 В, то прибор MM74C02 сможет обеспечить в четыре раза больший выходной ток, чем 360мкА, т.е. 1,44 мА, что близко к 1,6 мА. На самом деле, ток 1,6 мА — это максимальный входной ток для ТТЛ-входа, и большинство ТТЛ-схем работают при токе не более 1 мА. Также, ток 360 мкА — это минимальный выходной ток для КМОП-схем. Реальное значение находится в пределах 360-540 мкА (что соответствует входному току 2-3 ТТЛШ-входов). Ток 360мкА указан для входного напряжения 4 В. Для входного напряжения 5 В, выходной ток будет порядка 560 мкА во всем диапазоне температур, делая управление ТТЛ-входом еще проще. При комнатной температуре и входном напряжении 5 В, выход КМОП-схемы может обеспечить ток 800 мкА. Следовательно, двухвходовый элемент ИЛИ-НЕ обеспечит выходной ток 1,6 мА при напряжении 0,4 В, если на оба входа элемента ИЛИ-НЕ поступает напряжение 5 В.

Отсюда можно заключить, что один двухвходовый элемент ИЛИ-НЕ, входящий в состав прибора MM74C02, можно использовать для управления стандартным ТТЛ-входом вместо специального буфера. Однако это приведет к некоторому снижению помехоустойчивости в диапазоне температур.

Источники информации

Логические уровни КМОП микросхем при пятивольтовом питании показаны на рис.9.

Границы уровней логического нуля и единицы для КМОП микросхем при пятивольтовом питании приведена на рис. 10.

Рис. 10. Уровни логических сигналов на входе цифровых КМОП микросхем.

Из рисунка 10 видно, что запас по уровням срабатывания для обеспечения помехоустойчивости у КМОП более 1,1 В. Это почти втрое больше чем у ТТЛ.

При уменьшении напряжения питания границы логического нуля и логической единицы смещаются пропорционально изменению напряжения питания.

Семейства кмоп микросхем

Первые КМОП микросхемы не имели защитных диодов на входе, поэтому их монтаж представлял значительные трудности. Это семейство микросхем серии К172. Следующее улучшенное семейство микросхем серии К176 получило эти защитные диоды. Оно достаточно распространено и в настоящее время. Серия К1561 (иностранный аналог этих микросхем - C4000В.) завершает развитие первого поколения КМОП микросхем. В этом семействе было достигнуто быстродействие на уровне 90нс и диапазон изменения напряжения питания 3..15В.

Дальнейшим развитием КМОП микросхем стала серия SN74HC. Эти микросхемы отечественного аналога не имеют. Они обладают быстродействием 27нс и могут работать в диапазоне напряжений 2..6В. Они совпадают по цоколёвке и функциональному ряду с ТТЛ микросхемами, но не совместимы с ними по логическим уровням, поэтому одновременно были разработаны микросхемы серии SN74HCT (отечественный аналог - К1564), совместимые с ТТЛ микросхемами и по логическим уровням.

В это время наметился переход на трёхвольтовое питание. Для него были разработаны микросхемы SN74ALVC с временем задержки сигнала 5,5нс и диапазоном питания 1,65..3,6В. Эти же микросхемы способны работать и при 2,5 вольтовом питании. Время задержки сигнала при этом увеличивается до 9нс.

Наиболее перспективным семейством КМОП микросхем считается семейство SN74AUC с временем задержки сигнала 1,9нс и диапазоном питания 0,8..2,7В.

Цифровые микросхемы эмиттерно-связанной логики Общие сведения об эсл имс

Интегральные микросхемы на основе эмиттерно-связанной логики (ЭСЛ) получили широкое распространение в качестве элементной базы быстродействующей вычислительной и радиоэлектронной аппаратуры. Микросхемы на основе ЭСЛ имеют ряд достоинств, которые обеспечили их преимущество перед другими микросхемами при построении данного класса аппаратуры:

1. Хорошая схемно-техническая отработанность и, как следствие, сравнительно невысокая стоимость при изготовлении.

Высокое быстродействие при средней потребляемой мощности или сверхвысокое быстродействие при большой потребляемой мощности.

Малая энергия переключения.

Высокая относительная помехоустойчивость.

Высокая стабильность динамических параметров при изменении рабочей температуры и напряжения питания.

Большая нагрузочная способность.

Независимость тока потребления от частоты переключения.

Способность ИМС работать на низкоомные линии связи и нагрузки.

Широкий функциональный набор микросхем.

10. Удобство применения в условиях повышенной плотности компоновки с использованием многослойного печатного монтажа и низкоомных коаксиальных и плоских кабелей.

В настоящее время ИС ЭСЛ являются самыми быстродействующими микросхемами на основе кремния, выпускаемыми промышленностью как у нас в стране, так и за рубежом. Опыт проектирования аппаратуры, показывает, что применение ИС ЭСЛ оптимально для построения быстродействующих радиоэлектронных устройств, в частности ЭВМ высокого быстродействия, и менее эффективно при разработке радиоэлектронных устройств малого и среднего быстродействия.

Высокое быстродействие обусловлено тем, что в этих элементах транзисторы работают в ненасыщенном режиме, в результате чего исключается накопление и рассасывание неосновных носителем заряда.

Структурно базовый элемент ЭСЛ содержит: источник опорного напряжения (ИОН), токовый переключатель (ТП) и эмиттерные повторители.

В основу токового переключателя на входе положена схема с объединенными эмиттерами (рис.11). Главные ее достоинства: постоянство суммарного тока эмиттеров / э = 1 э 1 + I э2 в процессе работы; наличие прямого и инверсного выходов U вых1 , U вых2 .

Рис. 11. Базовый логический элемент ЭСЛ

К современным цифровым микросхемам ЭСЛ относятся ИС серий 100, К100, 500, К500, 1500, KI500.

Типовое время задержки логических элементов ИМС серии К1550 0,7 нс, серии К500 0,5...2 нс; серии 138 2,9 нс. ЭСЛ микросхемы имеют помехоустойчивость по напряжению низкого и высокого уровней не менее 125 мВ и 150 мВ, разброс выходного напряжения низкого уровня 145...150 мВ, высокого уровня 200 мВ. Амплитуда логического сигнала U л до 800 мВ. В ИМС серии 500 уровень интеграции до 80 логических элементов на кристалле; функциональный набор микросхем - 48 модификаций, потребляемая элементом мощность Р пот =8...25мВт (в ненагруженном состоянии), энергия, потребляемая при переключении А = 50 пДж.

Базовый логический элемент ИМС К500 благодаря наличию прямого и инверсного выхода одновременно выполняет две функций: ИЛИ-НЕ и ИЛИ . В отрицательной логике выполняются функции И/И-НЕ. Электрическая схема базового элемента ЭСЛ состоит из трех цепей (рис.12): токового переключателя (ТП), выходных эмиттерных повторителей (ЭП) и источника опорного напряжения (ИОН).

Токовый переключатель построен на транзисторах VT 1- VT 5 и резисторах R 1- R 7 и представляет собой дифференциальный усилитель, работающий в режиме ключа, имеющий несколько входов. Увеличение числа входов ТП достигается параллельным подключением дополнительных входных транзисторов VT 1- VT 4.

Базовый ЛЭ работает следующим образом. При подаче на все входы схемы XI - X 4 напряжения низкого уровня (-1,7 В) входные транзисторы VT 1- VT 4 закрыты, транзистор VT 5 открыт, так как напряжение на его базе U ОП = -1,3 В выше.

Большая потребляемая и рассеиваемая мощности являются недостатками микросхем ЭСЛ, что является следствием их работы в ненасыщенном режиме. Малый логический перепад, с одной стороны, повышает быстродействие, а с другой снижает помехоустойчивость.

Комплементарная МОП логика (КМОП - КМДП -CMOS - Complementary Metal-Oxide-Semiconductor) сегодня является основной в производстве больших интегральных схем микропроцессорных комплектов, микроконтроллеров, СБИС персональных компьютеров, ИС памяти. Кроме ИС высокой интеграции для создания электронного обрамления БИС и несложных электронных схем выпущено несколько поколений КМОП серий малой и средней интеграции. В основе лежит рассмотренный ранее инвертор (рис 2.9) на комплементарных (взаимодополняющих) МОП транзисторах с индуцированным каналом разной проводимости p и n типа, выполненных на общей подложке (входные охранные цепочки не показаны).

Рис 3.8. Двухвходовые КМОП логические элементы а) И-НЕ, б) ИЛИ-НЕ

Как и в случае простого инвертора, особенностью ЛЭ является наличие двух ярусов транзисторов относительно выходного вывода. Логическая функция, выполняемая всей схемой, определяется транзисторами нижнего яруса. Для реализации И-НЕ в положительной логике транзисторы с n-каналом включаются последовательно друг с другом, с p-каналом – параллельно, а для реализации ИЛИ-НЕ – наоборот (Рис 3.8).

Микросхемы КМОП-структуры близки к идеальным ключам: в статическом режиме они практически не потребляют мощности, имеют большое входное и малое входное сопротивления, высокую помехозащищенность, большую нагрузочную способность, хорошую температурную стабильность, устойчиво работают в широком диапазоне питающих напряжений (от +3 до +15 В). Выходной сигнал практически равен напряжению источника питания. При Еп=+5В обеспечивается совместимость логических уровней со стандартной ТТЛ/ТТЛШ-логикой. Пороговое напряжение при любом напряжении питания равно половине напряжения питания U пор = 0,5 Еп, что обеспечивает высокую помехоустойчивость.

Логические элементы с большим числом входов организованы подобным же образом. В номенклатуре микросхем КМОП есть ЛЭ И, ИЛИ, И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ, с количеством входов до 8. Увеличить число входных переменных можно с помощью дополнительных логических элементов, принадлежащих к той же серии ИС.

Отечественная промышленность выпускает несколько универсальных КМОП серий: К164, К176, К561, К564, К1561, К1564.

К176 – стандартная КМОП t з =200 нс, I пот £100 мкА

К564, К561, К1561 – усовершенствованная КМОП t з =15 нс (15 В), I пот =1-100 мкА

К1564 – высокоскоростная КМОП (функциональный аналог серии 54HC) t з =9-15 нс, Uпит=2-6 В, I пот £10 мкА

Основные технические характеристики ИС серии К564 (К561) приведены ниже:

Напряжение питания U п, В …………………………..3-15

Мощность потребления

В статическом режиме, мкВт/корпус …………0,1

При f=1 МГц, U п =10 В, С н =50 пф, мвт ……….20

Допустимая мощность рассеивания. Мвт/корпус …..500

Входное напряжение, В ……………….от -0,5В до U п + 0,5В

Выходное напряжение, В

Низкого уровня ………………………… не более 0,05В,

Высокого уровня …………………не менее U п + 0,5В

Средняя задержка распространения сигнала при С н =15 нф

Для U п =+5 В, нс ………………………………50

Для U п =+10 В, нс ……………………………..20,

Рабочая температура, 0 С

Серия 564 ………………………..от -60 до +125

Серия К561 ……………………….от -40 до +85

Если развитие ТТЛ-серий, главным образом, шло в сторону уменьшения энергопотребления, то КМОП-серии развивались в направлении повышения быстродействия. В конце концов, победила КМОП-технология. Последующие поколения стандартной логики выпускаются уже только по ней. Таким образом, второе поколение микросхем стандартной логики выпускается по КМОП-технологии, но сохраняет полное функциональное соответствие с ТТЛ-сериями.